移位寄存器制造技术

本发明专利技术公开了一种移位寄存器，包含第一稳压单元、第二稳压单元、主下拉单元及主抬升单元；第一稳压单元用以当第一稳压控制信号为高态时，将第一栅极信号、第一驱动控制信号及第一设定信号拉至低电压端；第二稳压单元用以当第二稳压控制信号为高态时，将第一栅极信号、第一驱动控制信号及第一设定信号拉至低电压端；主下拉单元，包含第一子下拉单元，用以于第一显示模态被第二栅极信号控制以将第一驱动控制信号下拉至低电压端、及第二子下拉单元，用以于第二显示模态被第三栅极信号控制以将第一驱动控制信号下拉至低电压端；主抬升单元用以抬升第一栅极信号。可缩短拉低操作的脉宽，降低噪声干扰所导致的像素显示问题，提升像素显示品质及稳定度。

【技术实现步骤摘要】

本专利技术涉及一种移位寄存器，特别涉及一种根据显示模态下拉驱动控制信号的移位寄存器。
技术介绍
图1为现有技术的3D显示时段内栅极信号G(n)至栅极信号G(n+7)及驱动控制信号源Q(ri)的操作波形示意图。图2为现有技术的2D显示时段内栅极信号G(n)至栅极信号G(n+7)及驱动控制信号Q(n)的操作波形示意图。由图1可知，于3D显示时段内，栅极信号G(n)的脉波(pulse)波形对齐于栅极信号G(n+1)、栅极信号G(n+2)的相位对齐于栅极信号G(n+3)、栅极信号G(n+4)的相位对齐于栅极信号G(n+5)，且栅极信号G(n+6)的相位同于栅极信号G(n+7)，其中第一、三、五、七栅极信号的上升波缘(rising edge)渐次相隔0.5脉宽(pulse width)，故可见栅极信号G(n+6)的上升波缘晚于栅极信号G(η)的下降波缘(falling edge)0.5脉宽。现有技术的移位寄存器于栅极信号G(η)上升时通过抬升电路的电容充电而上拉第一驱动控制信号9(11)、再于栅极信号6(11+6)上升时以栅极信号G(n+6)控制下拉电路而下拉第一驱动控制信号Q (η)，故根据图1可知于3D显示时段中，第一驱动控制信号Q (η)的波形于栅极信号G (η)的脉波前0.5脉宽处上升、及于该脉波后0.5脉宽处下降。上述的脉宽为时脉(clock)的脉宽。又见图2，于2D显示时段内，栅极信号G(n)至栅极信号G(n+7)的脉波渐次相差I脉宽，也就是说栅极信号G(n)的下降波缘对齐于栅极信号G(n+1)的上升波缘、栅极信号G(n+1)的下降波缘对齐于栅极信号G(n+2)的上升波缘，依此类推，至栅极信号G(n+6)的下降波缘对齐于栅极信号G(n+7)的上升波缘。如上述，现有技术的移位寄存器于栅极信号G(η)上升时通过抬升电路的电容充电而上拉驱动控制信号Q(n)、再于栅极信号G(n+6)上升时以栅极信号G(n+6)控制下拉电路而下拉驱动控制信号Q(n)，故根据图2可知于2D显示时段中，驱动控制信号Q (η)的波形于栅极信号G (η)的上升波缘前2脉宽处上升，再于栅极信号G(n)的下降波缘后5脉宽处因栅极信号G(n+6)所控制的下拉而下降。如图2所示，于2D显示时段，时段tl内驱动控制信号Q(n)为浮接(floating)状态的高态，此长达5脉宽且为时过长的浮接状态的高态将导致移位寄存器的抬升电路保持开启(on)状态，若有噪声扰动则栅极信号将受干扰，导致像素于错误时点被开启(turnon)而有异常显示，此外，此时移位寄存器的稳压电路关闭(off)，故外部噪声扰动可能造成移位寄存器功能失常。
技术实现思路
本专利技术一实施例公开一种移位寄存器，包含一第一稳压单兀、一第二稳压单兀、一主下拉单元及一主抬升单元；该第一稳压单元，包含一第一下拉控制单元，親接于一低电压端、一第一稳压控制信号源、及一第一驱动控制信号源，及一第一下拉单元，耦接于该第一下拉控制单元、该低电压端、该第一驱动控制信号源、一第一栅极信号源及一第一设定信号源，该第一稳压单元用以当一第一稳压控制信号为高态时，将一第一栅极信号、一第一驱动控制信号及一第一设定信号拉至该低电压端；该第二稳压单元，包含一第二下拉控制单元，耦接于一第二稳压控制信号源、该低电压端及该第一驱动控制信号源，及一第二下拉单元，耦接于该第二下拉控制单元、该低电压端、该第一驱动控制信号源、该第一栅极信号源及该第一设定信号源，该第二稳压单元用以当一第二稳压控制信号为高态时，将该第一栅极信号、该第一驱动控制信号及该第一设定信号拉至该低电压端，其中该第一稳压控制信号与该第二稳压控制信号互为反相；该主下拉单元，包含一第一子下拉单元，耦接于一第二栅极信号源、该第一驱动控制信号源及该低电压端，及一第二子下拉单元，耦接于一第三栅极信号源、该第一驱动控制信号源及该低电压端，其中该第一子下拉单元用以于一第一显示模态被一第二栅极信号控制以将该第一驱动控制信号下拉至该低电压端，且该第二子下拉单元用以于一第二显示模态被一第三栅极信号控制以将该第一驱动控制信号下拉至该低电压端；该主抬升单元，包含一抬升控制单元，耦接于一时脉信号源及该第一驱动控制信号源，及一抬升单元，耦接于该抬升控制单元、该时脉信号源、该第一栅极信号源及该第一驱动控制信号源，该主抬升单元用以抬升该第一栅极信号。本专利技术的技术效果在于，可将第一显示模态时，驱动控制信号为时过久的浮接状态的高态，缩短拉低操作的脉宽，以降低噪声干扰所导致的像素显示问题，有助于提升像素显不品质及稳定度。【附图说明】图1为现有技术的3D显示时段第二显示模态内信号的操作波形示意图。图2为现有技术的2D显示时段内信号的操作波形示意图。图3为本专利技术一实施例的移位寄存器的示意图。图4为图3的移位寄存器于第二显示模态的操作波形示意图。图5为图3的移位寄存器于第一显示模态的操作波形示意图。图6为本专利技术一实施例的奇数级移位寄存器的示意图。图7为图6的主下拉单元于第一显示模态的操作示意图。图8为图7的主下拉单元于第一显示模态的操作波形示意图。图9为图6的主下拉单元于第二显示模态的操作示意图。图10为图9的主下拉单元于第二显示模态的操作波形示意图。图11为本专利技术另一实施例中偶数级的移位寄存器的示意图。图12为图11的主下拉单元于第一显示模态的操作波形示意图。图13为图11的主下拉单元于第二显示模态的操作波形示意图。图14为本专利技术另一实施例中奇数级的移位寄存器的示意图。图15为图14的移位寄存器于第一显示模态的操作波形示意图。图16为本专利技术另一实施例中偶数级的移位寄存器的示意图。图17为本专利技术另一实施例中奇数级的移位寄存器的示意图。图18为本专利技术另一实施例中偶数级的移位寄存器的示意图。附图标记说明:100、600、1100、1400、1600、 移位寄存器1700、1800110,610,1110第一稳压单元110a、610a、IllOa第一下拉控制单元110b、610a、1110b第一下拉单元120,620,1120第二稳压单元120a、620a、1120a第二下拉控制单元120b、620b、1120b第二下拉单元130、630、1130、1630、1730主下拉单元130a、630a、1130a、1630a、1730a第一子下拉单元130b、630b、1130b、1630b、1730b第二子下拉单元140、640主抬升单元140a、640a抬升控制单元140b、640b抬升单元G (n)、G (n+a)、G (n+b)、栅极信号G (n+2)、G (n+6)、G (n_2)Gn、Gn+a、Gn+b、Gn+2、Gn+6栅极信号源LCl第一稳压控制信号源LC2第二稳压控制信号源LC(I)第一稳压控制信号LC (2)第二稳压控制信号STn、STn+2设定信号源ST (n)、ST (n+2)设定信号Qn驱动控制信号源Q(n)、Q(n+2)驱动控制信号Q(I)第一驱动控制信号tl、t2、t3时段HCn时脉信号源HC 当前第1页1 2 3 4 5 本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包含：一第一稳压单元，包含一第一下拉控制单元，耦接于一低电压端、一第一稳压控制信号源、及一第一驱动控制信号源，及一第一下拉单元，耦接于该第一下拉控制单元、该低电压端、该第一驱动控制信号源、一第一栅极信号源及一第一设定信号源，该第一稳压单元用以当一第一稳压控制信号为高态时，将一第一栅极信号、一第一驱动控制信号及一第一设定信号拉至该低电压端；一第二稳压单元，包含一第二下拉控制单元，耦接于一第二稳压控制信号源、该低电压端及该第一驱动控制信号源，及一第二下拉单元，耦接该第二下拉控制单元、该低电压端、该第一驱动控制信号源、该第一栅极信号源及该第一设定信号源，该第二稳压单元用以当一第二稳压控制信号为高态时，将该第一栅极信号、该第一驱动控制信号及该第一设定信号拉至该低电压端，其中该第一稳压控制信号与该第二稳压控制信号互为反相；一主下拉单元，包含一第一子下拉单元，耦接于一第二栅极信号源、该第一驱动控制信号源及该低电压端，及一第二子下拉单元，耦接于一第三栅极信号源、该第一驱动控制信号源及该低电压端，其中该第一子下拉单元用以于一第一显示模态被一第二栅极信号控制以将该第一驱动控制信号下拉至该低电压端，且该第二子下拉单元用以于一第二显示模态被一第三栅极信号控制以将该第一驱动控制信号下拉至该低电压端；及一主抬升单元，包含一抬升控制单元，耦接于一时脉信号源及该第一驱动控制信号源，及一抬升单元，耦接于该抬升控制单元、该时脉信号源、该第一栅极信号源及该第一驱动控制信号源，该主抬升单元用以抬升该第一栅极信号。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林炜力，董哲维，陈嘉亨，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71