移位寄存器及驱动方法、驱动电路、阵列基板和显示装置制造方法及图纸

本发明专利技术提供了一种移位寄存器及其驱动方法、驱动电路、阵列基板和显示装置，包括：第一晶体管由输入信号控制，用于将第一参考电压传输至第一节点；第二晶体管由第一时钟信号控制，用于将第二参考电压传输至第一节点；第三晶体管由第一节点的电压控制，用于将第一参考电压传输至第三节点；第四晶体管由第一节点的电压控制，用于将第一参考电压传输至移位寄存器的输出端；第五晶体管由第二时钟信号控制，用于将输入信号传输至第三节点；第六晶体管由第二参考电压控制，用于将第三节点的电压传输至第二节点；第七晶体管由第二节点的电压控制，用于将第三时钟信号传输至输出端，从而避免了由于第二节点竞争导致的移位寄存器失效的问题。

【技术实现步骤摘要】

本专利技术涉及驱动
，更具体地说，涉及一移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。
技术介绍
现有的一种移位寄存器，如图1所示，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第一电容COl和第二电容C02，其中，第一晶体管Ml由第一节点NOl的电压控制，用于将第一电压VDD传输至移位寄存器的输出端OUTOl ;第二晶体管M2由第二节点N02的电压控制，用于将第三时钟信号CK3’传输至移位寄存器的输出端0UT01 ;第三晶体管M3由第二节点N02的电压控制，用于将第一电压VDD传输至第一节点NOl ;第四晶体管M4由第一时钟信号CK1’控制，用于将第二电压VEE传输至第一节点NOl ;第五晶体管M5由第一节点NOl的电压控制，用于将第一电压VDD传输至第二节点N02 ;第六晶体管M6由第二时钟信号CK2’控制，用于将输入信号INOl传输至第二节点N02。但是，上述移位寄存器电路中，由于第二节点N02既与第五晶体管M5电连接，又与第六晶体管M6电连接，即第二节点N02存在竞争，因此，在第五晶体管M5或第六晶体管M6发生阈值漂移、以及第五晶体管M5或第六晶体管M6存在漏电流时，会导致第二晶体管M2无法完全打开，从而导致移位寄存器无法正常工作以及栅极驱动电路失效。
技术实现思路
有鉴于此，本专利技术提供了一种移位寄存器及其驱动方法、驱动电路、阵列基板和显示装置，以解决现有技术中由于第二节点存在竞争，而导致的第五晶体管和第六晶体管在发生漂移或存在漏电流时，移位寄存器无法正常工作以及栅极驱动电路失效的问题。为实现上述目的，本专利技术提供如下技术方案:本专利技术实施例提供一种移位寄存器，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一节点、第二节点、第三节点、第一电容和第二电容，其中，所述第一晶体管由输入信号控制，用于将第一参考电压传输至所述第一节点；所述第二晶体管由第一时钟信号控制，用于将第二参考电压传输至所述第一节点，所述第二参考电压小于所述第一参考电压；所述第三晶体管由所述第一节点的电压控制，用于将所述第一参考电压传输至所述第三节点；所述第四晶体管由所述第一节点的电压控制，用于将所述第一参考电压传输至所述移位寄存器的输出端；所述第五晶体管由第二时钟信号控制，用于将所述输入信号传输至所述第三节占.V，所述第六晶体管由所述第二参考电压控制，用于将所述第三节点的电压传输至所述第二节点；所述第七晶体管由所述第二节点的电压控制，用于将第三时钟信号传输至所述输出立而;所述第一电容的一端输入所述第一参考电压，另一端输入所述第一节点的电压；所述第二电容的一端输入所述第二节点的电压，另一端输入所述输出端的电压。本专利技术实施例还提供一种栅极驱动电路，包括N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为上述任一项所述的移位寄存器。本专利技术实施例还提供一种阵列基板，包括多条栅极线、与所述栅极线绝缘相交的多条数据线、由所述栅极线和所述数据线围合而成呈阵列排布的像素阵列和设置在所述阵列基板至少一侧的如上所述的栅极驱动电路，每个所述移位寄存器的输出端与一条所述栅极线电连接。本专利技术实施例还提供一种显示装置，包括如上所述的阵列基板。与现有技术相比，本专利技术所提供的技术方案具有以下优点:本专利技术所提供的移位寄存器及其驱动方法、驱动电路、阵列基板和显示装置，由于第二节点的电压是由第三节点通过第六晶体管提供的，因此，第二节点并不存在竞争问题，从而避免了晶体管发生阈值偏移或漏电流而导致的移位寄存器无法正常工作以及栅极驱动电路失效的问题，且使得移位寄存器以及栅极驱动电路的功耗较低、电路较稳定。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的一种移位寄存器的结构示意图；图2为本专利技术的一个实施例提供的一种移位寄存器的结构示意图；图3为本专利技术的一个实施例提供的另一种移位寄存器的结构示意图；图4为本专利技术的一个实施例提供的又一种移位寄存器的结构示意图；图5为本专利技术的另一个实施例提供的一种移位寄存器的结构示意图；图6为本专利技术的另一个实施例提供的另一种移位寄存器的结构示意图；图7为本专利技术的又一个实施例提供的移位寄存器的驱动方法的流程图；图8为本专利技术的又一个实施例提供的移位寄存器的驱动信号示意图；图9为本专利技术的其他实施例提供的一种栅极驱动电路的结构示意图；图10为本专利技术的其他实施例提供的另一种栅极驱动电路的结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的一个实施例提供了一种移位寄存器，如图2所示，包括第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一节点N1、第二节点N2、第三节点N3、第一电容Cl和第二电容C2，其中，第一晶体管Tl由输入信号IN控制，用于将第一参考电压VGH传输至第一节点NI ;第二晶体管T2由第一时钟信号CLKl控制，用于将第二参考电压VGL传输至第一节点NI，其中第二参考电压VGL小于第一参考电压VGH;第三晶体管T3由第一节点NI的电压控制，用于将第一参考电压VGH传输至第三节点N3 ;第四晶体管T4由第一节点NI的电压控制，用于将第一参考电压VGH传输至移位寄存器的输出端OUT ;第五晶体管T5由第二时钟信号CLK2控制，用于将输入信号IN传输至第三节点N3 ;第六晶体管T6由第二参考电压VGL控制，用于将第三节点N3的电压传输至第二节点N2 ;第七晶体管T7由第二节点N2的电压控制，用于将第三时钟信号CLK3传输至输出端OUT ;第一电容Cl的一端输当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一节点、第二节点、第三节点、第一电容和第二电容，其中，所述第一晶体管由输入信号控制，用于将第一参考电压传输至所述第一节点；所述第二晶体管由第一时钟信号控制，用于将第二参考电压传输至所述第一节点，所述第二参考电压小于所述第一参考电压；所述第三晶体管由所述第一节点的电压控制，用于将所述第一参考电压传输至所述第三节点；所述第四晶体管由所述第一节点的电压控制，用于将所述第一参考电压传输至所述移位寄存器的输出端；所述第五晶体管由第二时钟信号控制，用于将所述输入信号传输至所述第三节点；所述第六晶体管由所述第二参考电压控制，用于将所述第三节点的电压传输至所述第二节点；所述第七晶体管由所述第二节点的电压控制，用于将第三时钟信号传输至所述输出端；所述第一电容的一端用于输入所述第一参考电压，另一端用于输入所述第一节点的电压；所述第二电容的一端用于输入所述第二节点的电压，另一端用于输入所述输出端的电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱栋，吴桐，张通，李玥，
申请(专利权)人：上海天马有机发光显示技术有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31