移位寄存器电路制造技术

一种移位寄存器电路，其包括：第一上拉电路、第二上拉电路、第一下拉控制电路、第一下拉电路、第二下拉控制电路、第二下拉电路以及第一电容。本发明专利技术的移位寄存器电路是利用电容电性耦接了第n-p级移位寄存器电路的控制信号以及第n+m级移位寄存器电路的控制信号，使得本级的控制信号可以被第n-p级控制信号以及第n+m级控制信号所补偿，因此本级控制信号可有效避免因外部信号干扰或者漏电等问题造成本级控制信号驱动能力低落或者驱动错误等情况。

【技术实现步骤摘要】

本专利技术是有关于一种移位寄存器电路，尤其是有关于一种具有较佳驱动能力的移位寄存器电路。
技术介绍
移位寄存器是依据其内部的一控制信号来决定是否输出一栅极驱动信号，且在移位寄存器不需要输出栅极驱动信号的时段中，将栅极驱动信号以及控制信号稳定在低电位，以避免移位寄存器在错误的时间输出栅极驱动信号驱动错误的栅极线。然熟知的控制信号易因为外部信号的干扰或是漏电等问题而无法正确的驱动栅极驱动信号，造成移位寄存器无法正常操作。
技术实现思路
为了解决上述的问题，本专利技术提出了一种移位寄存器电路实施例，其包括一第一上拉电路、一第二上拉电路、一第一下拉控制电路、一第一下拉电路、一第二下拉控制电路、一第二下拉电路、一主下拉电路、以及一第一电容。第一上拉电路系用以接收一高频时脉信号，并根据一第n级控制信号决定是否输出一第n级栅极控制信号；第二上拉电路与第一上拉电路电性耦接，系用以输出一第n+m级控制信号；第一下拉控制电路系用以接收一时脉信号，并根据该时脉信号与第n级控制信号输出一第一下拉控制信号；第一下拉电路系用以根据第一下拉控制信号决定是否将第n级控制信号及第n级栅极控制信号稳定于一低电压电平；一第二下拉控制电路系用以接收另一时脉信号，并根据该时脉信号与第n级控制信号输出一第二下拉控制信号；第二下拉电路系用以根据第二下拉控制信号决定是否将第n级控制信号及第n级栅极控制信号稳定于低电压电平；主下拉电路系用以根据一第n+4级栅极控制信号来决定是否将第n级控制信号及第n级栅极控制信号稳定于低电压电平；第一电容具有第一端及第二端，其第一端系用以接收一第n-p级控制信号，其第二端系用以与第n级控制信号电性耦接，其中，m、n以及p为正整数。综以上所述，由于本专利技术的移位寄存器电路是利用电容电性耦接了第n-p级移位寄存器电路的控制信号以及第n+m级移位寄存器电路的控制信号，使得本级的控制信号可以被第n-p级控制信号以及第n+m级控制信号所补偿，因此本级控制信号可有效避免因外部信号干扰或者漏电等问题造成本级控制信号驱动能力低落或者驱动错误等情况，进而大幅减少移位寄存器无法正常使用的状况发生。附图说明图1A为本专利技术实施例一示意图。图1B为本专利技术实施例二示意图。图1C为本专利技术实施例三示意图。图2A为本专利技术实施例一2D显示的高频时脉信号示意图。图2B为本专利技术实施例一2D显示的控制信号补偿示意图。图3A为本专利技术实施例一3D显示的高频时脉信号示意图。图3B为本专利技术实施例一3D显示的控制信号补偿示意图。图4A为本专利技术实施例四示意图。图4B为本专利技术实施例五示意图。图4C为本专利技术实施例六示意图。图5为本专利技术实施例四以点反转方式驱动的高频时脉信号及控制信号补偿示意图。图6为本专利技术实施例四以行反转方式驱动的高频时脉信号及控制信号补偿示意图。其中，附图标记说明如下：10 第一上拉电路20 第二上拉电路30 第一下拉控制电路40 第一下拉电路50 第二下拉控制电路60 第二下拉电路70 主下拉电路T11,T21,T22,T23,T31,T32,T33,T34,T41,T42,T51,T52,T53,T54,T61,T62,T71,T72 晶体管C1 第一电容C2 第二电容LC1 第一时脉信号LC2 第二时脉信号HC(n-4) 第n-4级高频时脉信号HC(n-3) 第n-3级高频时脉信号HC(n-2) 第n-2级高频时脉信号HC(n-1) 第n-1级高频时脉信号HC(n) 第n级高频时脉信号HC(n+1) 第n+1级高频时脉信号HC(n+2) 第n+2级高频时脉信号HC(n+3) 第n+3级高频时脉信号Q(n-2) 第n-2级控制信号Q(n-1) 第n-1级控制信号Q(n) 第n级控制信号Q(n+2) 第n+2级控制信号Q(n+4) 第n+4级控制信号G(n) 第n级栅极控制信号G(n+2) 第n+2级栅极控制信号G(n+4) 第n+4级栅极控制信号VSS1 低电压电平P(n) 第一下拉控制信号K(n) 第二下拉控制信号具体实施方式为了更明确的说明本
技术实现思路
，以下将配合图式进行说明。请参阅图1A，图1A为本专利技术移位寄存器电路实施例一，其包括一第一上拉电路10、一第二上拉电路20、一第一下拉控制电路30、一第一下拉电路40、一第二下拉控制电路50、一第二下拉电路60、一主下拉电路70、以及一第一电容C1，本实施例并可同时应用于2D显示方式或者3D显示方式。第一上拉电路10包括一晶体管T11，其具有第一端、第二端以及控制端，其第一端用以接收一第n级高频时脉信号HC(n)，其控制端用以接收一第n级控制信号Q(n)，其第二端则是根据控制端所接收的第n级控制信号Q(n)来决定是否输出一第n级栅极控制信号G(n)。此外，第一上拉电路10还包括一第二电容C2，第二电容C2的第一端与晶体管T11的第二端电性耦接，第二电容C2的第二端则与晶体管T11的控制端电性耦接，因此当晶体管T11的第二端输出第n级栅极控制信号G(n)时，第二电容C2可将第n级栅极控制信号G(n)补偿至第n级控制信号Q(n)，以增加第n级控制信号Q(n)的驱动能力。第二上拉电路20包括一晶体管T21以及一晶体管T22，晶体管T21以及晶体管T22均具有第一端、第二端以及控制端，晶体管T21的第一端用以接收前述的第n级高频时脉信号HC(n)，晶体管T21的控制端用以接收第n级控制信号Q(n)，晶体管T21的第二端用以与晶体管T22的控制端电性耦接，晶体管T22的第一端用以接收第n级栅极控制信号G(n)，晶体管T22的第二端用以输出一第n+4级控制信号Q(n+4)。因此，当晶体管T21因第n级控制信号Q(n)而开启，并将第n级高频时脉信号HC(n)传送至晶体管T22的控制端时，晶体管T22即将其第一端所接收的第n级栅极控制信号G(n)传送至第二端并输出为第n+4级控制信号Q(n+4)，也就是说本实施例为1传5的移位寄存器电路，同理可知，前述的第n级控制信号Q(n)是由第n-4级移位寄存器电路所提供。第一下拉控制电路30包括一晶体管T31、一晶体管T32、一晶体管T33以及一晶体管T34。晶体管T31包括第一端、第二端以及控制端，其第一端与控制本文档来自技高网...

【技术保护点】
一种移位寄存器电路，其包括：一第一上拉电路，用以接收一高频时脉信号，并根据一第n级控制信号决定是否输出一第n级栅极控制信号；一第二上拉电路，与该第一上拉电路电性耦接，用以输出一第n+m级控制信号；一第一下拉控制电路，用以接收一第一时脉信号，并根据该第一时脉信号与该第n级控制信号输出一第一下拉控制信号；一第一下拉电路，用以根据该第一下拉控制信号决定是否将该第n级控制信号及该第n级栅极控制信号稳定于一低电压电平；一第二下拉控制电路，用以接收一第二时脉信号，并根据该第二时脉信号与该第n级控制信号输出一第二下拉控制信号；一第二下拉电路，用以根据该第二下拉控制信号决定是否将该第n级控制信号及该第n级栅极控制信号稳定于该低电压电平；一主下拉电路，用以根据一第n+m级栅极控制信号决定是否将该第n级控制信号及该第n级栅极控制信号稳定于该低电压电平；以及一第一电容，具有第一端及第二端，其第一端用以接收一第n‑p级控制信号，其第二端用以与该第n级控制信号电性耦接；其中，m、n以及p为正整数。

【技术特征摘要】
2015.01.28 TW 1041029211.一种移位寄存器电路，其包括：
一第一上拉电路，用以接收一高频时脉信号，并根据一第n级控制信号
决定是否输出一第n级栅极控制信号；
一第二上拉电路，与该第一上拉电路电性耦接，用以输出一第n+m级控
制信号；
一第一下拉控制电路，用以接收一第一时脉信号，并根据该第一时脉信
号与该第n级控制信号输出一第一下拉控制信号；
一第一下拉电路，用以根据该第一下拉控制信号决定是否将该第n级控
制信号及该第n级栅极控制信号稳定于一低电压电平；
一第二下拉控制电路，用以接收一第二时脉信号，并根据该第二时脉信
号与该第n级控制信号输出一第二下拉控制信号；
一第二下拉电路，用以根据该第二下拉控制信号决定是否将该第n级控
制信号及该第n级栅极控制信号稳定于该低电压电平；
一主下拉电路，用以根据一第n+m级栅极控制信号决定是否将该第n级
控制信号及该第n级栅极控制信号稳定于该低电压电平；以及
一第一电容，具有第一端及第二端，其第一端用以接收一第n-p级控制
信号，其第二端用以与该第n级控制信号电性耦接；
其中，m、n以及p为正整数。
2.如权利要求1所述的移位寄存器电路，其特征在于，该第n-p级控制
信号为一第n-2级控制信号或一第n-1级控制信号。
3.如权利要求1所述的移位寄存器电路，其特征在于，该第n+m级控
制信号为一第n+4级控制信号或一第n+2级控制信号。
4.如权利要求1所述的移位寄存器电路，其特征在于，该第二上拉电路
包括：
一第一晶体管，具有第一端、第二端以及控制端，其第一端用以接收该
高频时脉信号，其控制端用以接收该第n级控制信号；以及
一第二晶体管，具有第一端、第二端以及控制端，其第一端用以接收该
第n级栅极控制信号，其控制端与该第一晶体管的第二端电性耦接，其第二
端用以输出该第n+m级控制信号。
5.如权利要求1所述的移位寄存器电路，其特征在于，该第二上拉电路
包括：
一第一晶体管，具有第一端、第二端以及控制端，其第一端用以接收该
高频时脉信号，其控制端用以接收该第n级控制信号；以及
一第二晶体管，具有第一端、第二端以及控制端，其第一端与控制端用
以与该第一晶体管的第二端电性耦接，其第二端用以输出该第n+m级控制信
号。
6.如权利要求1所述的移位寄存器电路，其特征在于，该第二上拉电路
包括一第一晶体管，该第一晶体管具有第一端、第二端以及控制端，其第一
端及控制端用以接收该第n级栅极控制信号，其第二端用以输出该第n+m级
控制信号。
7.如权利要求1所述的移位寄存器电路，其特征在于，该第一下拉控制
电路包括：
一第三晶体管，其具有第一端、第二端与控制端，其第一端与控制端用
以接收该第一时脉信号；
一第四晶体管，其具有第一端、第二端与控制端，其第一端与该第三晶
体管的第一端电性耦接，其控制端与该第三晶体管的第二端电性耦接，其第
二端用以输出该第一下拉控制信号；
一第五晶体管，其具有第一端、第二端与控制端，其第一端与该第三晶
体管的第二端电性耦接，其控制端用以接收该第n级...

【专利技术属性】
技术研发人员：林炜力，董哲维，陈嘉亨，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71