功率器件制造技术

本发明专利技术提供一种功率器件，包括：外延层、位于所述外延层中的器件区和位于所述器件区外围的终端结构；其中，所述终端结构包括：位于所述器件区的外围，且位于所述外延层的表面内的变掺杂环区，所述变掺杂环区的导电类型与所述外延层的导电类型相反，所述变掺杂环区的掺杂浓度从其靠近所述器件区的区域向其外围区域递减；覆盖所述变掺杂环区的掺杂浓度发生变化的区域表面的场氧化层；覆盖所述场氧化层表面的第一介质层；位于所述第一介质层表面上的至少一个第一金属层，所述第一金属层分别位于所述变掺杂环区的掺杂浓度发生变化的区域上方。本发明专利技术提供的功率器件，能改善浓度变化区域的电场分布，提高器件耐压性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造领域，尤其涉及一种功率器件。
技术介绍
功率器件跟我们的日常生活息息相关，从汽车电子到开关电源，到处都有功率器件的身影，例如，集成电路的CDM0S，单管的垂直双扩散金属-氧化物半导体场效应晶体管(Vertical Double-Diffus1n MOSFET，简称 VDM0S)等。其中，所述 CDMOS 为一种将 VDMOS和集成电路组合在一起的功率集成器件。在实际应用中，这些功率器件都需要具备良好的耐压性能。因此，如何有效提高功率器件的耐压性能成为当前亟待解决的问题。
技术实现思路
本专利技术提供一种功率器件，用于解决如何进一步提高功率器件的耐压性能的问题。本专利技术提供一种功率器件，包括:外延层、位于所述外延层中的器件区和位于所述器件区外围的终端结构；其中，所述终端结构包括:位于所述器件区的外围，且位于所述外延层的表面内的变掺杂环区，所述变掺杂环区的导电类型与所述外延层的导电类型相反，所述变掺杂环区的掺杂浓度从其靠近所述器件区的区域向其外围区域递减；覆盖所述变掺杂环区的掺杂浓度发生变化的区域表面的场氧化层；覆盖所述场氧化层表面的第一介质层；位于所述第一介质层表面上的至少一个第一金属层，所述第一金属层分别位于所述变掺杂环区的掺杂浓度发生变化的区域上方。本专利技术提供的功率器件，通过位于所述器件区外围的终端结构，所述终端结构包括变掺杂环区，覆盖所述变掺杂环区的掺杂浓度发生变化的区域表面的场氧化层和覆盖所述场氧化层表面的第一介质层，其中，在所述第一介质层的表面上设有至少一个第一金属层，且所述第一金属层分别位于所述变掺杂环区的掺杂浓度发生变化的区域上方，能够有效改善变掺杂环区的浓度变化区域的电场分布，从而提高器件的耐压性能。【附图说明】图1为本专利技术实施例提供的一种功率器件的剖面示意图；图2为本专利技术实施例提供的一种功率器件的变掺杂环区制造过程中掩膜的分布俯视图；图3为本专利技术实施例提供的另一种功率器件的剖面示意图；图4为本专利技术实施例提供的一种功率器件的第三金属层的分布俯视图。【具体实施方式】为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。图1为本专利技术实施例提供的一种功率器件的剖面示意图，如图1所示，所述器件包括:外延层、位于所述外延层中的器件区和位于所述器件区外围的终端结构；其中，所述终端结构包括:位于所述器件区的外围，且位于所述外延层的表面内的变掺杂环区11，变掺杂环区11的导电类型与所述外延层的导电类型相反，变掺杂环区11的掺杂浓度从其靠近所述器件区的区域向其外围区域递减；覆盖变掺杂环区11的掺杂浓度发生变化的区域表面的场氧化层12 ；覆盖场氧化层12表面的第一介质层13 ；位于第一介质层13表面上的至少一个第一金属层14，第一金属层14分别位于变掺杂环区11的掺杂浓度发生变化的区域上方。具体的，在实际应用中，所述终端结构还可以包括:覆盖所述器件区的边缘区域表面的第二介质层15，第一介质层13位于第二介质层15的外围且未与第二介质层15接触,且第二介质层15和场氧化层12未接触；位于所述外延层的表面上，填充在第一介质层13和第二介质层15之间的第二金属层16 ；位于第一介质层13的外围，覆盖所述外延层表面的第三介质层17，第三介质层17未与第一介质层13接触；位于所述外延层的表面上，填充在第一介质层13和第三介质层17之间的第三金属层18。在实际应用中，所述器件区为功率器件的主芯片区域，可以简称为CELL区。其中，所述外延层可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。具体的，上述各个结构均可在所述外延层中形成。具体的，变掺杂环区11的导电类型与所述外延层的导电类型相反，所述导电类型具体包括N型和P型。例如，若所述外延层的导电类型为N型，则变掺杂环区11的导电类型为P型。其中，变掺杂环区11为一次注入结构，但其各部分区域的掺杂浓度是不同的，具体的，从环区靠近CELL区的区域向环区的外围区域，其掺杂浓度呈递减趋势。在实际应用中，变掺杂环区11能够通过器件制造工艺流程实现，例如，可以通过对掺杂时使用的掩膜的分布密度进行控制，实现环区掺杂浓度的变化。具体举例来说，图2为本专利技术实施例提供的一种功率器件的变掺杂环区制造过程中掩膜的分布俯视图，如图2所示，假设图中位于虚线左侧的区域为器件区，位于虚线右侧的区域为用于形成变掺杂环区11的区域。实际应用中，可以在离子注入过程中，通过控制不注入区的分布密度，形成掺杂浓度的变化，所述不注入区可以根据掩膜的分布区域确定，具体的，掩膜覆盖的区域，即可视为后续离子注入过程中的不注入区域。相应的，图2中的黑色区域可以为掩膜覆盖的区域。可以理解，不注入区的分布密度越高的区域，在离子注入后，该区域的掺杂浓度越低。因此，通过图2中所示的掩膜分布，可以形成变掺杂环区11的掺杂浓度的变化。需要说明的是，图2所示的情形只是变掺杂环区11的制造过程中一个具体的实施步骤，仅用于举出一种实现环区掺杂浓度变化的具体方式，其并未对本实施例中的所述功率器件的俯视结构、器件结构和制作方法进行限制。本实施方式通过变掺杂环区优化器件的电场分布，从而提高器件的耐压性能，进而提高器件的可靠性。可选的，作为本实施例一种可实施的方式，场氧化层12覆盖的区域可以为，从所述变掺杂环区的掺杂浓度发生变化，且最靠近所述器件区的区域表面向外围延伸至所述变掺杂环区的边缘区域表面。图1所示的器件剖面示意图与本实施方式对应，但其仅用于给出一种具体的实施方式，其并未对本实施例的其它实施方式进行限制。再可选的，作为本实施例另一种可实施的方式，图3为本专利技术实施例提供的另一种功率器件的剖面示意图，如图3所示，在本实施方式中，场氧化层12覆盖的区域可以为整个变掺杂环区11的表面。...

【技术保护点】
一种功率器件，其特征在于，包括：外延层、位于所述外延层中的器件区和位于所述器件区外围的终端结构；其中，所述终端结构包括：位于所述器件区的外围，且位于所述外延层的表面内的变掺杂环区，所述变掺杂环区的导电类型与所述外延层的导电类型相反，所述变掺杂环区的掺杂浓度从其靠近所述器件区的区域向其外围区域递减；覆盖所述变掺杂环区的掺杂浓度发生变化的区域表面的场氧化层；覆盖所述场氧化层表面的第一介质层；位于所述第一介质层表面上的至少一个第一金属层，所述第一金属层分别位于所述变掺杂环区的掺杂浓度发生变化的区域上方。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑玉宁，陈建国，杜蕾，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11