本发明专利技术公开了一种应用于NVM芯片的失效位图分析方法，该方法从芯片外部由具有位图分析功能的测试仪输入HV信号，测试芯片的擦除、编程、读取功能，用位图分析方法进行分析，存储单元阵列中，缺陷附近的行或列在位图中表现为读取错误，远离缺陷的行或列在位图中表现为读取正确，根据位图反映的缺陷特征信息分析失效机理和定位失效位置。本发明专利技术通过改进常规的失效位图分析方法，将HV信号由芯片内部Pump电路模块产生改为由芯片外部测试仪输入，从而在NVM存储阵列全部存储单元Read失效的情况下，得到了失效芯片的具有缺陷特征的位图信息，不仅突破了常规位图分析方法的限制，而且大大提高了位图分析定位的有效性和适用范围。
【技术实现步骤摘要】
本专利技术涉及集成电路制造领域，特别是涉及集成电路芯片的失效分析，更具体地说，是涉及因NVM存储单元阵列Erase或P1gram动作所用的HV电压信号异常导致的存储器阵列全部存储单元失效的失效分析。
技术介绍
NVM (Non-Volatile Memory，非挥发性存储器)芯片失效分析的常用技术手段是使用失效位图定位(Bitmap)，该方法是利用测试仪获取存储器芯片存储单元的失效地址，建立物理地址位图映射，从而在失效芯片上定位故障的物理位置，然后进行相应的失效机理分析和失效物理分析。此方法适用于能够通过常规功能测试获得存储单元特征失效地址的分析，但是在一些情况下，缺陷可能导致存储器单元阵列中的关键信号电位整体异常，使得对NVM芯片进行测试时，Read (读取)的结果是整个存储单元阵列中的所有存储器单元均失效，这样就无法获得与失效缺陷位置相关的有效特征地址信息，即无法获得有效的失效位图信息，那么就无法进一步对缺陷位置进行机理分析和物理定位。通过对造成NVM芯片中所有存储单元Read失效的原因进行分析，可将失效原因分为两种主要类型，一种是缺陷落在存储器单元阵列外的外围电路区域导致电路功能故障，另一种是缺陷落在存储单元阵列区域内，引起存储单元阵列的HV (Erase/Program高电压)信号网络电位异常，从而导致所有存储单元的Erase (擦除)或Program (编程)功能失效。对于这两种失效类型，采用常规测试位图分析方法无法形成有效的可供分析的位图信息，因此无法应用位图分析方法对其作进一步的失效机理分析和缺陷定位分析。
技术实现思路
本专利技术要解决的技术问题是提供一种应用于NVM芯片的失效位图分析方法，它可以提高位图分析定位的有效性和适用范围。为解决上述技术问题，本专利技术的应用于NVM芯片的失效位图分析方法，该方法从芯片外部由具有位图分析功能的测试仪输入HV信号，测试芯片的擦除、编程、读取功能，用位图分析方法进行分析，存储单元阵列中，缺陷附近的行或列在位图中表现为读取错误，远离缺陷的行或列在位图中表现为读取正确，根据位图反映的缺陷特征信息分析失效机理和定位失效位置。本专利技术通过改进常规的失效位图分析方法，将HV信号由芯片内部Pump电路模块产生改为由芯片外部测试仪输入，从而在NVM存储阵列全部存储单元Read失效的情况下，得到了失效芯片的具有缺陷特征的位图信息，解决了常规位图分析方法面对因制造缺陷引致的NVM存储单元阵列全部单元失效而无法获得具有特征失效位图信息的问题，并大大提高了位图分析定位的有效性和适用范围。【附图说明】图1是芯片设计示意图。图2是全部存储单元Read失效位图。图3是全部存储单元Read正常位图。图4是四种常见失效特征位图。【具体实施方式】为对本专利技术的
技术实现思路
、特点与功效有更具体的了解，现结合附图，详述如下:针对造成NVM芯片中所有存储单元Read失效的后一种情况，通过对NVM电路原理及实际失效案例的分析，发现Erase/Program动作中所使用的HV电压是NVM芯片存储单元区最易受缺陷影响的关键信号，当制造工艺缺陷落在存储单元区时，常常会导致HV电压信号与其他电位信号间发生短路而产生漏电流。同时，由于HV信号通常由内部Pump (升压)电路模块产生，其电流驱动能力较小，当短路造成的漏电流值大于其驱动能力时，便会拉低Pump电路模块的输出电压幅度，使得共享其输出的整个存储单元区域的HV信号网络连线上的电压幅度无法满足存储单元进行Erase/Program操作所需的电压值，从而造成芯片内所有存储单元的Erase/Program失效,进而表现为Read失效,采用常规位图分析方法便无法得到能反映缺陷特征的位图信息。但是，如果我们能够从芯片外部由测试仪输入一个HV信号取代芯片内部的Pump HV信号，由于测试仪提供的HV信号的驱动能力强于芯片内部漏电流，其施加在HV信号网络上的电位总体能保持其输入幅值。但由于芯片内HV信号通路上通路电阻的存在，短路漏电流在HV通路上形成电压分压，从而越靠近缺陷短路位置，其电位越低，可能使得靠近缺陷位置的HV信号幅度仍不能满足Erase/Program操作成功的要求。在这种情况下去测试芯片的Erase/Program/Read功能并采用位图分析方法进行分析，则会在位图中表现为存储单元阵列中缺陷附近的行或列Read错误，远离缺陷点的行/列则Read正确。通过这种方法，我们就能够获得具有缺陷特征的位图信息。基于上述原理，本专利技术提出了一种改进的位图分析方法，包括以下步骤:步骤I,在芯片设计阶段,将存储单元Erase/Program动作使用的HV信号通过连接通路引出到芯片HV测试管脚，如图1所示。步骤2,通过测试仪对失效芯片进行Erase、Program及Read操作,确定芯片功能异常动作是Erase还是Program操作。同时,采用以下操作确认失效对象芯片失效情况满足本方法的两个适用性特征:I)在Read操作中进行位图测试分析，确认芯片具有存储单元全部失效，无法呈现特征失效位图的特征，如图2所示。2)将功能异常动作过程中的HV信号电压幅值测量出来，确认HV信号存在电压幅值偏低异常的特征。步骤3，使用常规方式对失效芯片进行存储数据背景设置，即如果异常操作对象动作是Erase时,则对芯片进行常规Program操作，如果异常操作对象动作是Program时,则对芯片进行常规Erase操作。步骤4，数据背景设置完成后，通过测试仪对失效芯片的HV信号测试管脚施加一个与设计规格对应的HV电压值，在此条件下对芯片进行所述功能异常动作的测试操作，即Erase或Program，然后对芯片进行Read操作并采用位图测试方法获得位图信息。步骤5，如果步骤4中获得的位图仍然无法呈现特征失效位图信息，则需要调整步骤4所述的外加HV电压值，并重新进行步骤3和步骤4所述的测试过程，直至获得的位图 息能够呈现缺陷特质失效特征(如图4)。改变外加HV电压的具体方法是:当前次位图呈现为全部存储单元失效时(如图2)，则在前次HV电压基础上增加外加HV电压值；当前次位图呈现为全部存储单元正常时(如图3)，则在前次HV电压基础上降低外加HV电压值。步骤6，根据获得的具有缺陷特征的位图信息(如图4)，进行进一步的失效机理分析和失效定位。当前第1页1 2 本文档来自技高网...
【技术保护点】
应用于NVM芯片的失效位图分析方法，其特征在于，从芯片外部由具有位图分析功能的测试仪输入HV信号，测试芯片的擦除、编程、读取功能，用位图分析方法进行分析，存储单元阵列中，缺陷附近的行或列在位图中表现为读取错误，远离缺陷的行或列在位图中表现为读取正确，根据位图反映的缺陷特征信息分析失效机理和定位失效位置。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾志敏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。