一种芯片测试模式和调试模式的保护方法技术

本发明专利技术涉及一种芯片测试模式和调试模式的保护方法，包括如下步骤：芯片上电，第一级复位释放。上电控制逻辑自动从非易失存储体读取数据a和b。测试模式控制单元判断是否需要对测试模式关闭。调试模式控制单元判断是否需要对调试模式关闭。第二级复位释放之后，芯片进入或限制相应的工作模式。芯片通过存储体保护单元对非易失存储体写相应的值进行测试模式或则调试模式保护。本发明专利技术的有益效果是：芯片带有测试模式和调试模式，能够永久性关闭测试模式和调试模式。芯片内嵌一个非易失存储体，可以保护数据不被随意更改，关闭测试模式和调试模式通过对非易失存储体相应地址写特定数据；芯片有两级复位配合相关电路自动判断是否需要进入测试模式。

【技术实现步骤摘要】
一种芯片测试模式和调试模式的保护方法
本专利技术涉及SOC集成电路设计领域，特别是涉及一种芯片测试模式和调试模式的保护方法。
技术介绍
芯片运行时分正常工作模式和测试模式以及调试模式。在芯片生产过程中，会有一些制造缺陷，需要进行芯片测试来筛选出问题芯片。在芯片开发应用阶段，需要使用调试模式进行嵌入式软件开发。芯片的信息安全日渐重要，而测试模式和调试模式能对芯片进行相对正常工作模式更加复杂的操作，芯片内部的数据安全容易从这两个模式泄漏，因此需要在芯片设计时对测试模式和调试模式预留保护机制。在测试模式保护方面，目前大多数芯片是没有测试模式保护机制的，有的芯片为了芯片安全，直接就没有测试模式，而是直接采用功能测试的模式达到测试目的，这样的做法如果功能测试比较完全，那也可以达到较高的故障覆盖率，但是这种方式有缺点，会使测试时间变得比较长，而且芯片设计人员也无法准确定位芯片故障点，测试灵活度不高。有的芯片则是在中测时会进行测试，成品芯片不将测试管脚封装出来，达到保护效果，这种方法会使成品测试无法测试，引入芯片封装带入的缺陷，而且如果将芯片剖片同样可以进入测试模式。在调试模式保护方面，目前大多数芯片是没有调试模式保护机制的，有的芯片直接就没有调试模式，芯片应用方开发时只能采用串口调试，无法调试会使大大降低开发灵活度，影响开发效率。或者是有的芯片采用物理手段，比如提供应用商开发的是可以进入调试模式的，而实际批量供应时是不能进入调试模式的。
技术实现思路
本专利技术的目的是克服现有技术中的不足，提供一种芯片测试模式和调试模式的保护方法。本专利技术的目的是通过以下技术方案实现的：这种芯片测试模式和调试模式的保护方法，该方法包括如下步骤：Ⅰ、芯片上电复位后进行第一级复位释放，上电控制逻辑(8)会从非易失存储体(7)的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元(1)，数据b交给调试模式控制单元(2)；测试模式控制单元(1)在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚(4)的测试使能管脚，如果该测试使能管脚是高电平，那么对一个寄存器test_en_reg置“1”；数据a如果和内部固定的32位数据相同，不管芯片外部管脚(4)中的测试使能管脚是否高电平，都无法进入测试模式；在芯片生产测试完成后，对非易失存储体(7)相应的地址写入特定值，就能够永久关闭芯片测试模式；Ⅱ、调试模式控制单元(2)在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置“1”，就关闭调试模式；用户利用调试口开发完应用软件后，在非易失存储体(7)相应的地址写入特定值，就能够永久关闭调试模式；Ⅲ、第二级复位释放后，芯片正常功能单元(6)首先检测在测试模式控制单元(1)的判断结果寄存器test_en_reg，如果为“1”，就直接进入测试模式，如果是“0”，进入正常工作，同时检测在调试模式控制单元(2)的判断结果寄存器jtag_lock_reg，如果是“1”，就关闭调试模式；其中，判断结果寄存器test_en_reg在上电后默认为“0”。更进一步，芯片外部管脚(4)能够与芯片其他功能管脚复用，芯片外部管脚(4)只需在第一级复位和第二级复位之间拉高即可，在调试模式控制单元(2)判断完成就可以释放。芯片内嵌的非易失存储体是flash存储体，该存储体保存数据a和数据b的这两个地址空间采取的数据保护机制是一次性写入保护功能，一次性写入保护功能由存储体保护单元来实现；生产完初始值为全“1”，芯片上电后存储体保护单元检测到这两个地址的数据如果不是全“1”，说明已经被写过了，就关闭对这两个地址的写权限。本专利技术的有益效果是：芯片带有测试模式，并且能够永久性关闭测试模式，而且通过任何软硬件无法重新进入测试模式。芯片带有调试模式，并且能够永久性关闭调试模式，而且通过任何软硬件无法重新进入调试模式。芯片没有单独的测试模式使能管脚，在判断是否进入测试模式时检测一个管脚，之后该管脚可以释放用作其他用途，如果测试模式被关闭了，通过该管脚也进入不了测试模式。芯片内嵌一个非易失存储体，包含存储体保护单元，可以保护非易失存储体的数据不被随意更改，关闭测试模式和调试模式通过对此非易失存储体相应地址写特定数据；芯片有两级复位配合相关电路自动判断是否需要进入测试模式。附图说明图1是本专利技术硬件结构示意图。具体实施方式下面结合附图和实施例对本专利技术做进一步描述。系统结构如图1所示，本专利技术所述系统由测试模式控制单元1，调试模式控制单元2，第一级复位模块3，芯片外部管脚4，第二级复位模块5，芯片正常功能单元6，非易失存储体7，上电控制逻辑8，存储体保护单元9组成。其中：1.测试模式控制单元1判断芯片是否需要进入测试模式，芯片上电后，测试模式控制单元1根据上电控制逻辑8的读取的结果和芯片外部管脚1置高或低决定是否进入测试模式。2.调试模式控制单元2判断芯片是否关闭调试模式，芯片上电后，调试模块控制单元2根据上电控制逻辑8的读取的结果决定是否关闭调试模式。3.第一级复位模块3负责产生第一级复位信号，在第一级复位释放之后由上电控制逻辑8读取非易失存储体7数据并且完成测试模式控制单元1和调试模式控制单元2的判断动作，结果会分别保存在各自的寄存器里。4.芯片外部管脚4是一个测试使能管脚，但是这个管脚可以与芯片其他功能管脚复用。这个测试使能管脚只需在第一级复位和第二级复位之间拉高即可，在测试模式控制单元1判断完成就可以释放。5.第二级复位模块5负责产生第二级复位信号，根据测试模式控制单元1的判断结果，在第二级复位信号释放之后芯片正常功能单元6选择是进入测试模式还是正常工作模式。6.芯片正常功能单元6是芯片除了测试和调试模式保护机制之外的正常功能，根据测试模式控制单元1和调试模式控制单元2的判断结果，在第二级复位之后进入或限制相应的工作模式。7.非易失存储体7是一类内部存储数据不随芯片掉电而丢失的存储体。在芯片生产测试完成后，在非易失存储体7相应的地址写入特定值，就可以永久关闭芯片测试模式。在用户开发完应用软件后，也可以在非易失存储体7相应的地址写入特定值，就可以永久关闭调试模式。8.上电控制逻辑8是一个非易失存储体的读取控制器，在系统上电第一级复位释放时自动从非易失存储体7的相应的地址读取数据，然后将读到的数据交由测试模式控制单元1和调试模式控制单元2进行判断。9.存储体保护单元9保护非易失存储体的数据不被随便修改，可以检测非易失存储体相应的地址空间的数据，并且判断该数据是否需要进行保护不被修改。本实施例以专利技术人所在公司的产品――AS508HUSBKEY专用芯片为例，下面结合图1说明本专利技术的实施应用：AS508H属于安全芯片，要求芯片具有测试模式和调试模式的保护机制。但是为了生产测试和开发调试方便，测试模式和调试模式不能取消。芯片上电复位后进行第一级复位，上电控制逻辑8会从非易失存储体7的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元1，数据b交给调试模式控制单元2。测试模式控制单元1在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚4的测试使能管脚如果是高本文档来自技高网...

【技术保护点】
一种芯片测试模式和调试模式的保护方法，其特征在于：该方法包括如下步骤：（1）、芯片上电复位后进行第一级复位，上电控制逻辑（8）会从非易失存储体（7）的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元（1），数据b交给调试模式控制单元（2）；测试模式控制单元（1）在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚（4）的测试使能管脚如果是高电平，那么对一个寄存器test_en_reg置高电平；数据a如果和内部固定的32位数据相同，不管芯片外部管脚（4）的测试使能管脚是否高电平，都无法进入测试模式；在芯片生产测试完成后，对非易失存储体（7）相应的地址写入特定值，就能够永久关闭芯片测试模式；（2）、调试模式控制单元（2）在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置高电平，则芯片就无法进入调试模式；用户利用调试口开发完应用软件后，在非易失存储体（7）相应的地址写入特定值，就能够永久关闭调试模式；（3）、芯片二级复位释放后，芯片正常功能单元（6）首先检测在测试模式控制单元（1）的判断结果寄存器test_en_reg，如果为1，就直接进入测试模式，如果是0，进入正常工作，同时检测在调试模式控制单元（2）的判断结果寄存器jtag_lock_reg，如果是1，就关闭调试模式；（4）、芯片通过存储体保护单元（9）对非易失存储体（7）写相应的值进行测试模式或则调试模式保护。...

【技术特征摘要】
1.一种芯片测试模式和调试模式的保护方法，其特征在于：该方法包括如下步骤：Ⅰ、芯片上电复位后进行第一级复位释放，上电控制逻辑(8)会从非易失存储体(7)的两个固定的地址读取两个32位数据a和b，然后分别将数据a交给测试模式控制单元(1)，数据b交给调试模式控制单元(2)；测试模式控制单元(1)在收到数据a后与内部一个固定的32位数据比较，如果不相同，再检测芯片外部管脚(4)的测试使能管脚，如果该测试使能管脚是高电平，那么对一个寄存器test_en_reg置“1”；数据a如果和内部固定的32位数据相同，不管芯片外部管脚(4)中的测试使能管脚是否高电平，都无法进入测试模式；在芯片生产测试完成后，对非易失存储体(7)相应的地址写入特定值，就能够永久关闭芯片测试模式；Ⅱ、调试模式控制单元(2)在收到数据b后与内部一个固定的32位数据比较，如果相同，那么对一个寄存器jtag_lock_reg置“1”，就关闭调试模式；用户利用调试口开发完应用软件后，在非易失存储体(7)相应的地址写入特定值，就能够永久关闭调试模式；Ⅲ、第二级复位释放后...

【专利技术属性】
技术研发人员：李兆亮，钱志恒，徐功益，
申请(专利权)人：杭州晟元芯片技术有限公司，
类型：发明
国别省市：