阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。所述阵列基板包括基板，所述基板上设有第一电极层和第二电极层，所述第一电极层和所述第二电极层之间设有电极绝缘层，所述电极绝缘层中设有沟槽，所述沟槽位于所述第一电极层的靠近所述第二电极层的靠近侧，所述沟槽中设有能够屏蔽所述第一电极层和所述第二电极层之间耦合电容的屏蔽层，所述屏蔽层与所述第一电极层和所述第二电极层绝缘，且所述屏蔽层接地。本发明专利技术的阵列基板解决了不能有效避免两电极之间的耦合电压的技术问题，其可应用于薄膜晶体管液晶显示器中。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法、显示装置。
技术介绍
目前薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)的显示模式主要有TN(Twisted Nematic,扭曲向列)模式、IPS (In PlaneSwitching，平面方向转换)模式、FFS(Fringe Field Switching，边缘场开关)模式等。TFT-LCD的阵列基板通常包括栅电极、源\漏电极(包括源电极、漏电极及源电极和漏电极之间的沟道)、像素电极、公共电极等，电荷容易聚集在电极上，会在两电极之间产生耦合电容。有些耦合电容并不是人们想要的，例如源电极与像素电极之间的耦合电容。这些耦合电容不仅能够造成电能的浪费，也可能造成串扰现象的发生，串扰现象会使显示画面失真。尤其是源电极与像素电极之间的耦合电容、数据线与像素电极之间的耦合电容等，会造成严重的串扰现象。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制作方法、显示装置，其能够极大地减小两电极之间的耦合电容。为达到上述目的，本专利技术的实施例采用如下技术方案:一方面，提供了一种阵列基板，包括基板，所述基板上设有第一电极层和第二电极层，所述第一电极层和所述第二电极层之间设有电极绝缘层，所述电极绝缘层中设有沟槽，所述沟槽位于所述第一电极层的靠近所述第二电极层的靠近侧，所述沟槽上设有能够屏蔽所述第一电极层和所述第二电极层之间耦合电容的屏蔽层，所述屏蔽层与所述第一电极层和所述第二电极层绝缘，且所述屏蔽层接地。除了在所述第一电极的所述靠近侧设置屏蔽层之外，所述电极绝缘层还延伸到所述第一电极层的上方，且所述屏蔽层也延伸到所述第一电极层的上方。在上述方案的优选方案中，所述电极绝缘层还进一步延伸到所述第一电极层的远离所述第二电极层的远离侧，且所述远离侧的电极绝缘层中也设有沟槽，所述屏蔽层进一步延伸到所述第一电极层的远离所述第二电极层的远离侧的沟槽上。或者，除了在所述第一电极的所述靠近侧设置屏蔽层之外，所述电极绝缘层还位于所述第一电极层的远离所述第二电极层的远离侧，且所述远离侧的电极绝缘层中也设有沟槽，所述屏蔽层还位于所述第一电极层的远离所述第二电极层的远离侧的沟槽上。进一步地，所述第一电极层和第二电极层分别是源电极层和像素电极层，或者栅电极层和像素电极层，或者数据线和像素电极层，或者扫描线和像素电极层。上述任一方案优选的是，还包括公共电极层，所述屏蔽层通过与所述公共电极层连接进行接地。具体而言，包括公共电极层的阵列基板有以下两种结构:第一种结构:所述第一电极层为源电极层，所述第二电极层为像素电极层，所述电极绝缘层覆盖在所述源电极层和所述公共电极层上，所述像素电极层位于所述电极绝缘层上；所述沟槽暴露出部分所述公共电极层。第二种结构:所述第一电极层为源电极层，所述第二电极层为像素电极层，所述电极绝缘层覆盖在所述源电极层和所述像素电极层上，所述公共电极层位于所述电极绝缘层上。另一方面，提供了一种包含上述任一方案所述的阵列基板的显示装置。再一方面，提供了一种阵列基板的制作方法，所述阵列基板包括基板，具体制作方法包括:在所述基板上沉积第一电极薄膜，通过构图工艺形成第一电极层的图形；在所述基板上沉积第二电极薄膜，通过构图工艺形成第二电极层的图形；在所述基板上沉积电极绝缘层薄膜，通过构图工艺形成电极绝缘层的图形，所述电极绝缘层位于所述第一电极层和所述第二电极层之间，所述电极绝缘层中设有沟槽，所述沟槽位于所述第一电极层的靠近所述第二电极层的靠近侧；在形成有所述电极绝缘层的基板上沉积屏蔽层薄膜，通过构图工艺形成屏蔽层的图形，所述屏蔽层位于所述沟槽中，所述屏蔽层与所述第一电极层和所述第二电极层绝缘，且所述屏蔽层接地。具体而言，所述第一电极层为源电极层，所述第二电极层为像素电极层；所述制作方法还包括在所述基板上形成公共电极层，针对上述阵列基板方案中介绍的第一种结构，所述制作方法具体为:在所述基板上形成源电极层和公共电极层；在形成有源电极层和公共电极层的基板上沉积电极绝缘层薄膜，通过构图工艺形成电极绝缘层的图形，所述电极绝缘层覆盖在所述源电极层和所述公共电极层上，所述电极绝缘层中设有沟槽，所述沟槽暴露出部分所述公共电极层；在形成有所述电极绝缘层的基板上沉积屏蔽层薄膜，通过构图工艺形成屏蔽层的图形，所述屏蔽层位于所述沟槽中，所述屏蔽层与所述源电极层和所述像素电极层绝缘，且所述屏蔽层通过与所述公共电极层连接进行接地；在形成有所述电极绝缘层的基板上形成所述像素电极层。针对上述阵列基板方案中介绍的第二种结构，所述制作方法具体为:在所述基板上形成源电极层和像素电极层；在形成有源电极层和像素电极层的基板上沉积电极绝缘层薄膜，通过构图工艺形成电极绝缘层的图形，所述电极绝缘层覆盖在所述源电极层和所述像素电极层上，所述电极绝缘层中设有沟槽；在形成有所述电极绝缘层的基板上形成所述公共电极层，所述沟槽暴露出部分所述公共电极层；在形成有所述电极绝缘层的基板上沉积屏蔽层薄膜，通过构图工艺形成屏蔽层的图形，所述屏蔽层位于所述沟槽中，所述屏蔽层与所述源电极层和所述像素电极层绝缘，且所述屏蔽层通过与所述公共电极层连接进行接地。本专利技术实施例提供的阵列基板，在两电极之间的绝缘层中设置能够屏蔽两电极之间耦合电容的屏蔽层，当某一个电极电位变化时，该电极与屏蔽层形成的电容进行充电，由于屏蔽层接地，所以屏蔽层的电位不会发生变化，因此该电极电位的变化不会对另一电极电位造成影响或者影响变的很小。因此，本专利技术实施例的屏蔽层能够极大地减小两电极之间的耦合电容，既减少了电能的浪费，又能够有效地避免两电极之间串扰现象的发生。 由于屏蔽层能够极大地减小两电极之间的耦合电容，所以不用增大两电极之间的距离，也不会因此而降低阵列基板的透过率。另外由于不用增大两电极之间的距离，所以本专利技术实施例的技术方案也适用于高分辨率的阵列基板，其既能够使阵列基板保持高分辨率，同时也能有效地避免两电极之间串扰现象的发生。【附图说明】图1a为本专利技术一实施例的阵列基板截面示意图。图1b为本专利技术一实施例中屏蔽层延伸到第一电极层正上方的阵列基板截面示意图。图1c为本专利技术一实施例中屏蔽层延伸到第一电极层正上方和远离侧的阵列基板截面示意图。图1d为本专利技术一实施例中屏蔽层位于靠近侧和远离侧的阵列基板截面示意图。图2a为本专利技术一实施例的阵列基板截面示意图。图2b为本专利技术一实施例中屏蔽层延伸到第一电极层正上方和远离侧的阵列基板截面示意图。图2c为本专利技术一实施例中屏蔽层位于位于靠近侧和远离侧的阵列基板截面示意图。图3为本专利技术一实施例的阵列基板表面结构不意图。图4为图3所示实施例的阵列基板沿A1-A2的截面结构示意图。图5为本专利技术一实施例的阵列基板截面示意图。附图标记:1-基板，2-第一电极层，3-第二电极层，4-电极绝缘层，5-沟槽，6-屏蔽层，7-公共电极层，8-靠近侧，9-远离侧，10-源电极层，11-像素电极层，12-栅线，13-数据线，14-漏电极。【具体实施方式】下面结合附图对本专利技术实施例的阵列基板及其制作方法、显示装置进行详细描述。应当明确，所描述的实施例仅仅是本专利技术的一部分实施例本文档来自技高网...

【技术保护点】
一种阵列基板，包括基板，所述基板上设有第一电极层和第二电极层，所述第一电极层和所述第二电极层之间设有电极绝缘层，其特征在于，所述电极绝缘层中设有沟槽，所述沟槽位于所述第一电极层的靠近所述第二电极层的靠近侧，所述沟槽上设有能够屏蔽所述第一电极层和所述第二电极层之间耦合电容的屏蔽层，所述屏蔽层与所述第一电极层和所述第二电极层绝缘，且所述屏蔽层接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡伟，朴承翊，代科，朱亚文，莫再隆，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11