本发明专利技术提供一种能够抑制初期Vth损失及Vth偏移的底栅·沟道蚀刻型薄膜晶体管。该薄膜晶体管具有：配置在衬底(101)上的栅极电极布线(102)、栅极绝缘膜(103)、成为沟道层的氧化物半导体层(104)、源极电极布线(105a)与第一硬掩模层(106a)的层叠膜、漏极电极布线(105b)与第二硬掩模层的层叠膜、和保护绝缘膜(107)。
【技术实现步骤摘要】
本专利技术涉及将氧化物半导体用于沟道层的薄膜晶体管及使用该薄膜晶体管的显示装置。
技术介绍
在显示装置中配置有:呈阵列状形成有具有像素电极及薄膜晶体管(TFT)等的像素的TFT衬底；和与TFT衬底相对的、在与TFT衬底的像素电极对应的地方形成有彩色滤光片等的对置衬底。在液晶显示装置中，在TFT衬底与对置衬底之间夹持有液晶。而且，通过以每个像素为单位地控制液晶分子的透光率，而形成了图像。目前，随着Smartphone(注册商标)和平板设备的快速普及，对于应用于它们的液晶显示器(LCD)，强烈要求高精细化、低耗电化、低成本化。为了响应这些要求，作为LCD的TFT衬底，在沟道层上使用与非晶硅(a-Si)相比移动性更大的TAOS (透明非晶氧化物半导体、Transparent Amorphous Oxide Semiconductors)、尤其是 IGZO (铟嫁锌氧化物、IndiumGallium Zinc Oxide)膜的氧化物TFT的开发正处于活跃期(例如专利文献I)。另外，关于布线的微细加工技术，例如已被专利文献2公开。专利文献1:日本特开2010-67849号公报专利文献2:日本特开2013-4606号公报
技术实现思路
专利技术人等对于在液晶显示装置(LCD)的TFT衬底应用使用氧化物半导体层作为沟道层的底栅.沟道蚀刻型TFT的情况进行了研宄。使用底栅.沟道蚀刻型TFT的理由是在低成本化方面有利。另外，对用于在沟道层上形成源极.漏极电极的导电膜图案形成使用了干法蚀刻法。在使用a-Si作为沟道层的情况下，能够使用酸性溶液对导电膜进行蚀刻加工，这是因为例如IGZO(铟镓锌氧化物、Indium Gallium Zinc Oxide)等氧化物半导体具有相对于酸性溶液易被蚀刻的性质。另外，随着显示用面板的高精细化，开口率提高和寄生电容降低，因此谋求源极/漏极电极布线宽度的缩小，鉴于此，使用了薄层电阻低的Al系布线材料作为导电膜。随之，还使用了氯系气体作为蚀刻气体。此外，为了抑制Al系布线材料的干法蚀刻时的加工侧壁上的侧蚀，以在干法蚀刻时能够形成由起因于抗蚀剂的碳系材料构成的侧壁保护膜的条件、进行了蚀刻。其结果，明确了在TFT上会产生初期阈值电压(Vth)损失(Vth deplete)和Vth偏移(Vth shift)的现象。本专利技术的目的在于，提供一种能够抑制初期Vth损失及Vth偏移的底栅/沟道蚀刻型薄膜晶体管、以及使用该薄膜晶体管的高精细的显示装置。作为为了达成上述目的的一个实施方式，本专利技术提供了一种薄膜晶体管，其特征在于，在将氧化物半导体层用于沟道层的底栅/沟道蚀刻型薄膜晶体管中，具有:衬底；形成在上述衬底上的栅极电极布线；形成在上述栅极电极布线上的栅极绝缘膜；形成在上述栅极绝缘膜上的成为沟道层的氧化物半导体层；延伸至上述氧化物半导体层的一端上部而形成的源极电极布线与上述源极电极布线的加工用的第一硬掩模层的层叠膜；延伸至上述氧化物半导体层的另一端上部而形成的漏极电极布线与上述漏极电极布线的加工用的第二硬掩模层的层叠膜；覆盖上述第一硬掩模层的上表面、上述源极电极布线的侧面、上述氧化物半导体层的上表面、上述第二硬掩模层的上表面、和上述漏极电极布线的侧面而形成的保护绝缘膜。另外，作为另一实施方式，本专利技术提供一种薄膜晶体管，其特征在于，在将氧化物半导体层用于沟道层的底栅/沟道蚀刻型薄膜晶体管中，其经过以下工序制造:在衬底上形成Al系金属膜的工序，上述衬底具有栅极电极布线、覆盖上述栅极电极布线的栅极绝缘膜、和隔着上述栅极绝缘膜而形成在上述栅极电极布线上的成为沟道层的氧化物半导体层；在上述Al系金属膜上形成硬掩模膜的工序；在上述硬掩模膜上形成抗蚀图案的工序，上述抗蚀图案具有源极电极布线及漏极电极布线形成用的图案；以上述抗蚀图案为掩模对上述硬掩模膜进行蚀刻而形成与源极电极布线图案对应的第一硬掩模层、和与漏极电极布线图案对应的第二硬掩模层的工序；除去上述抗蚀图案的第一灰化工序；以上述第一硬掩模层和上述第二硬掩模层为掩模、使用氯系气体对上述Al系金属膜进行干法蚀刻、形成源极电极布线和漏极电极布线并露出上述氧化物半导体层的工序;在上述干法蚀刻之后除去残留的氯气成分的第二灰化工序；和以覆盖上述源极电极布线侧壁、上述氧化物半导体层表面和上述漏极电极布线侧壁的方式形成保护绝缘膜的工序。【附图说明】图1是本专利技术的第I实施例中的薄膜晶体管的剖视图。图2A是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(在源极.漏极电极布线用膜上形成硬掩模用绝缘膜)的剖视图。图2B是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(在硬掩模用绝缘膜上形成抗蚀图案)的剖视图。图2C是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(以抗蚀图案为掩模来形成硬掩模层)的剖视图。图2D是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(除去抗蚀图案)的剖视图。图2E是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(以硬掩模层为掩模来形成源极.漏极电极布线)的剖视图。图2F是用于说明本专利技术的第I实施例中的薄膜晶体管的制造工序(在硬掩模用绝缘膜上形成抗蚀图案)的俯视图。图3是包括本专利技术的第I实施例中的薄膜晶体管在内的IPS显示模式的液晶显示装置的主要部分剖视图。图4是包括本专利技术的第I实施例中的薄膜晶体管在内的有机EL显示装置(OLED)的主要部分剖视图。图5是本专利技术的第2实施例中的薄膜晶体管的剖视图。图6是本专利技术的第3实施例中的薄膜晶体管的剖视图。图7是本专利技术的第4实施例中的薄膜晶体管的剖视图。图8是专利技术人等研宄过的薄膜晶体管的剖视图。图9是用于说明与布线结构有关的现有技术的主要部分剖视图。图10是本专利技术的第I实施例中的显示装置的整体概略俯视图。附图标记说明100-显示装置、101-绝缘衬底、102-栅极电极布线、103-栅极绝缘膜、104-氧化物半导体层、105-源极.漏极电极布线用金属膜、105a-源极电极布线、105b-漏极电极布线、106-成为硬掩模层的膜、106a-源极电极布线上的硬掩模、106b-漏极电极布线上的硬掩模、107-保护绝缘膜、111-抗蚀图案、121-有机平坦化膜、122-通用电极、123-电容绝缘膜、124-像素电极、125-配向膜、131-黑色矩阵(BM)层、132-彩色滤光片层、133-配向膜、141-液晶、151-有机平坦化膜、152-像素电极、153-电荷输送层、154-发光层、155-电荷输送层、156-上部电极、157-密封膜、161a-源极电极布线的接触层、161b_漏极电极布线的接触层、171a-源极电极布线上的防反射层、171b-漏极电极布线上的防反射层、180-显示部、190-驱动电路部、201-第一层间膜、202-第二层间膜、203-接触插塞的下侧部分、204-接触插塞的上侧部分、209-下侧TiN/Ti膜、210-AlCu膜、211-上侧TiN/Ti膜、212-侧壁保护膜、213-S1jl (硬掩模)、301-绝缘衬底、302-栅极电极布线、303-栅极绝缘膜、304-氧化物半导体层、305a-源极电极布线、305b-漏极电极布线、307-保护绝缘膜、321-有机平坦化膜、361a本文档来自技高网...
【技术保护点】
一种将氧化物半导体层用于沟道层的底栅·沟道蚀刻型的薄膜晶体管，其特征在于，具有：衬底；形成在所述衬底上的栅极电极布线；形成在所述栅极电极布线上的栅极绝缘膜；形成在所述栅极绝缘膜上的成为沟道层的氧化物半导体层；延伸至所述氧化物半导体层的一端上部而形成的源极电极布线与所述源极电极布线的加工用的第一硬掩模层的层叠膜；延伸至所述氧化物半导体层的另一端上部而形成的漏极电极布线与所述漏极电极布线的加工用的第二硬掩模层的层叠膜；以及覆盖所述第一硬掩模层的上表面、所述源极电极布线的侧面、所述氧化物半导体层的上表面、所述第二硬掩模层的上表面和所述漏极电极布线的侧面而形成的保护绝缘膜。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：铃村功，植村典弘，三宅秀和，山口阳平，
申请(专利权)人：株式会社日本显示器，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。