本发明专利技术提供一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法，其可解决现有的移位寄存器限制了显示装置的边框宽度超窄设计的问题。本发明专利技术的移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，以及多个信号输出控制模块、信号输出复位模块及信号输出端；每个信号输出控制模块，均连接栅极驱动信号生成单元、对应的控制信号输入端以及对应的信号输出端，且在每个信号输出控制模块和与其对应的信号输出端之间连接一个信号输出复位模块；每个信号输出控制模块，用于在所输入的控制信号的控制下，将栅极驱动信号生成单元所输出的栅极驱动信号通过信号输出端输出；每个信号输出复位模块，用于将输出端的输出信号进行复位。
【技术实现步骤摘要】
本专利技术属于显示
，具体涉及一种。
技术介绍
TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显不装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动每一行像素所需的信号依次从上往下输出。目前制造这样一种结构的显示器件通常是栅极驱动电路和源极驱动电路通过COF(Chip On Film，覆晶薄膜)或C0G(Chip On Glass，芯片直接固定在玻璃上)工艺制作在玻璃面板上的，但是当分辨率较高时，栅极驱动电路和源极驱动电路的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的压焊(Bonding)工艺。为了克服以上问题，现有显示器件的制造采用GOA(Gate Drive On Array)电路的设计，相比现有的COF或COG工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。但是现有的GOA电路的设计也存在着一定的问题，如图1所示，现有的GOA电路中的每个移位寄存器的薄膜晶体管(TFT)的个数较多(即M1-M6?M8-M11)，且每个移位寄存器只能用于驱动一行栅线，故占用空间较大，所以进一步减小GOA电路的占用空间，才可以实现真正意义上的窄边框设计。
技术实现思路
本专利技术所要解决的技术问题包括，针对现有的以栅极驱动电路存在的上述问题，提供一种可以实现窄边框设计的。解决本专利技术技术问题所采用的技术方案是提供一种移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，该移位寄存器还包括多个信号输出控制模块、信号输出复位模块及信号输出端；其中，每个所述信号输出控制模块，均连接所述栅极驱动信号生成单元、对应的所述控制信号输入端以及对应的信号输出端，且在每个所述信号输出控制模块和与其对应的所述信号输出端之间连接一个所述信号输出复位模块；每个所述信号输出控制模块，用于在与其连接的所述控制信号输入端所输入的控制信号的控制下，将所述栅极驱动信号生成单元所输出的栅极驱动信号通过所述信号输出端输出；每个所述信号输出复位模块，用于将与其连接的所述信号输出端的输出信号进行复位。优选的是，每个所述信号输出控制模块均包括一个开关晶体管，所述开关晶体管的第一极连接所述栅极驱动信号生成单元，第二极连接与其对应的所述信号输出端和所述信号输出复位模块，控制极连接控制信号输入端。优选的是，每个所述信号输出复位模块均包括一个第四晶体管；所述第四晶体管的第一极连接在与其对应的所述信号输出控制模块和所述信号输出端之间，第二极连接低电压信号，控制极连接所述复位信号输入端。优选的是，所述移位寄存器还包括:多个输出降噪模块；每个所述输出降噪模块，连接与其对应的所述信号输出端、所述栅极驱动信号生成单元以及低电压信号，用于在所述栅极驱动信号生成单元的控制下，通过低电压信号降低与其连接的所述信号输出端的输出噪声。进一步优选的是，每个输出降噪模块均包括一个第十一晶体管，每个所述第十一晶体管的第一极连接在与其对应的所述信号输出控制模块和所述信号输出端之间，第二极连接低电压信号，控制极连接下拉节点。优选的是，所述栅极驱动信号生成单元包括:输入模块、上拉模块、输入复位模块、下拉控制模块、下拉模块，以及输入降噪模块；其中，所述输入模块，连接信号输入端、输入复位模块以及上拉控制节点，用于根据所述信号输入端输入的信号控制所述上拉控制节点的电位，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；所述上拉模块，连接所述上拉控制节点、第一时钟信号输入端以及各个信号输出控制模块，用于根据上拉控制节点的电位和第一时钟信号输入端所输入的第一时钟信号控制上拉信号输出端的输出；所述输入复位模块，连接所述上拉控制节点、低电压信号以及复位信号输入端，用于在所述复位信号输入端输入的复位信号的控制下将所述上拉控制节点的电位下拉复位；所述下拉控制模块，连接下拉节点和第二时钟信号输入端，用于根据所述第二时钟信号输入端所输入的第二时钟信号控制所述下拉节点的电位，所述下拉节点为下拉控制模块与下拉模块的连接点；所述下拉模块，连接所述下拉节点、所述上拉控制节点以及低电压信号，用于在上拉控制节点的电位的控制下，通过低电压信号将下拉节点的电位进行下拉；所述输入降噪模块，连接上拉控制节点、下拉节点以及低电压信号，用于在下拉节点的电位的控制下，通过低电压信号降低上拉控制节点的输出噪声。进一步优选的是，所述输入模块包括第一晶体管；所述输入复位模块包括第二晶体管；所述上拉模块包括第三晶体管和存储电容；所述下拉控制模块包括第五晶体管和第九晶体管；所述下拉模块包括第六晶体管和第八晶体管；所述输入降噪模块包括第十晶体管；其中，所述第一晶体管的第一极和控制极均连接所述信号输入端，第二极连接所述上拉控制节点；所述第二晶体管的第一极连接所述上拉控制节点，第二极连接所述低电压信号，控制极连接所述复位信号输入端；所述第三晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述存储电容的第二端和各个所述信号输出控制模块，控制极连接所述上拉控制节点和所述存储电容的第一端；所述第五晶体管的第一极连接所述第九晶体管的第一极和控制极，以及所述第二时钟信号输入端，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极；所述第六晶体管的第一极连接所述下拉节点，第二极连接所述低电压信号，控制极连接所述第八晶体管的控制极和所述上拉控制节点，所述第八晶体管的第一极连接所述第五晶体管的控制极和所述第九晶体管的第二极，所述第八晶体管的第二极连接所述低电压信号;所述第十晶体管的第一极连接所述上拉控制节点，第二极连接所述低电压信号，控制极连接所述下拉节点。进一步优选的是，每个所述信号输出控制模块均包括一个开关晶体管；每个信号输出复位模块均包括一个第四晶体管，每个所述输出降噪模块均包括一个第十一晶体管；其中，每个所述开关晶体管的第一极均连接存储电容的第二端，第二极分别连接对应的所述信号输出端，控制极分别连接对应的所述控制信号输入端；每个所述第四晶体管的第一极分别连接在对应的所述信号输出端和所述开关晶体管的第二极之间，第二极均连接低电压信号，控制极均连接所述复位信号输入端。每个所述第十一晶体管的第一极连接在与其对应的所述开关晶体管的第二极和所述信号输出端之间，第二极连接所述低电压信号，控制极连接所述下拉节点。优选的是，移位寄存器包括两个所述信号输出控制模块和两个所述信号输出复位丰旲块。解决本专利技术技术问题所采用的技术方案是一种栅极驱动电路，其包括多个上述的移位寄存器，每一级当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，其特征在于，所述移位寄存器还包括多个信号输出控制模块、信号输出复位模块及信号输出端；其中，每个所述信号输出控制模块，均连接所述栅极驱动信号生成单元、对应的所述控制信号输入端以及对应的信号输出端，且在每个所述信号输出控制模块和与其对应的所述信号输出端之间连接一个所述信号输出复位模块；每个所述信号输出控制模块，用于在与其连接的所述控制信号输入端所输入的控制信号的控制下，将所述栅极驱动信号生成单元所输出的栅极驱动信号通过所述信号输出端输出；每个所述信号输出复位模块，用于将与其连接的所述信号输出端的输出信号进行复位。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈华斌，封宾，袁剑峰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。