移位寄存器、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器、栅极驱动电路及显示装置，属于显示技术领域，其可解决现有的移位寄存器的输出不稳定以及功耗大的问题。本发明专利技术的移位寄存器包括：输入单元、输出上拉单元、复位单元，以及输出维持单元；其中，所述输入单元，连接信号输入端、复位单元，以及上拉控制节点；所述上拉控制节点为所述输入单元与所述输出上拉单元之间的连接点；所述输出上拉单元，连接第一信号输出端、第二信号输出端、第一时钟信号输入端、复位单元，以及上拉控制节点；所述复位单元，连接复位信号输入端、低电源电压端、输入单元，以及输出上拉单元；所述输出维持单元，连接第一时钟信号输入端、第一信号输出端，以及控制信号输入端。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路及显示装置
本专利技术属于显示
，具体涉及一种移位寄存器、栅极驱动电路及显示装置。
技术介绍
TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动电路从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动电路为每一行像素所需的信号依次从上往下输出。目前，多数TFT-LCD是在面板外侧设置栅极驱动电路和源极驱动电路的，但是该种设置方式成本比较高，因而产生了其他的替代方式，即，在基板上制作多级移位寄存器所组成的栅极驱动电路，也就是采用GOA(GateDriveOnArray)电路的设计。其中，栅极驱动电路中的输出时序包括：有效显示区和过渡区。如图1所示，该移位寄存器包括十四个晶体管，分别为M1-M14；具体的，当显示一帧画面时，从第一个移位寄存器到第N个移位寄存器逐一输出扫描与其连接的栅线，当每个栅线被扫描完成后，则进入将要进入下一帧画面的扫描，在扫描两帧画面之间存在一个过渡时间，此时由于每一个移位寄存器单元在该时间不工作，因此在该区域每一个移位寄存器单元的输出电位同时变为0(由于移位寄存器的输出电位为负值，故该过程为上拉过程)，从而导致各移位寄存器单元的输出不稳定。特别是当扫描的两相邻帧画面的刷新频率不一样时，将会导致该过渡时间较长，不仅导致栅极驱动电路的输出的稳定性差而且功耗较大。
技术实现思路
本专利技术所要解决的技术问题包括，针对现有的移位寄存器存在的上述问题，提供一种功耗较低的移位寄存器、栅极驱动电路及显示装置。解决本专利技术技术问题所采用的技术方案是一种移位寄存器，其包括：输入单元、输出上拉单元、复位单元，以及输出维持单元；其中，所述输入单元，连接信号输入端、复位单元，以及上拉控制节点，用于根据所述信号输入端所输入的信号控制所述上拉控制节点的电位；所述上拉控制节点为所述输入单元与所述输出上拉单元之间的连接点；所述输出上拉单元，连接第一信号输出端、第二信号输出端、第一时钟信号输入端、复位单元，以及上拉控制节点，用于根据所述上拉控制节点的电位和所述第一时钟信号输入端所输入的信号控制所述第一信号输出端的输出；所述复位单元，连接复位信号输入端、低电源电压端、输入单元，以及输出上拉单元，用于根据所述复位信号输入端所输入的信号将所述输入单元和所述输出上拉单元所输出的信号进行复位；所述输出维持单元，连接第一时钟信号输入端、第一信号输出端，以及控制信号输入端，用于根据所述控制信号输入端和第一时钟控制信号输入端所输入的信号的控制下，维持所述信号输入端的输出。优选的是，所述移位寄存器单元还包括：下拉控制单元和下拉单元；所述下拉控制单元，连接第二时钟信号输入端和下拉节点，用于根据所述第二时钟信号输入端所输入的信号控制所述下拉节点的电位；所述下拉节点为下拉控制单元和下拉单元之间的连接点；所述下拉单元，连接信号输入端、第一时钟信号输入端、下拉节点、上拉控制节点，以及低电源电压端，用于根据所述上拉控制节点电位、所述信号输入端所输入的信号，以及所述第一时钟信号输入端所输入的信号，将所述下拉节点的电位拉低。进一步优选的是，所述下拉控制单元包括：第五晶体管；所述下拉单元包括：第六晶体管、第七晶体管，以及第九晶体管；所述第五晶体管的第一极连接所述第二时钟信号输入端，第二极连接所述下拉节点，控制极也连接所述第二时钟信号输入端；所述第六晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接上拉控制节点；所述第七晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接信号输入端；所述第九晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接第一时钟信号输入端。优选的是，所述输入单元包括第一晶体管；所述第一晶体管的第一极连接所述信号输入端，第二极连接所述上拉控制节点，控制极也连接所述信号输入端。优选的是，所述输出上拉单元包括：第三晶体管、第十一晶体管，以及存储电容；所述第三晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述第一信号输出端，控制极连接所述上拉控制节点；所述第十一晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述第二信号输出端，控制极连接所述上拉控制节点；所述存储电容的第一端连接所述上拉控制节点，第二端连接第一信号输出端。进一步优选的是，所述输出维持单元包括：第十五晶体管，所述第十五晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述信号输出端，控制极连接所述控制信号输入端。进一步优选的是，所述输出维持单元还包括：第十六晶体管所述第十六晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述上拉控制节点，控制极连接控制信号输入端。进一步优选的是，所述输出维持单元还包括：第十七晶体管；所述第十七晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述下拉节点，控制极连接所述控制信号输入端。优选的是，所述复位单元包括输入复位模块和输出复位模块；所述输入复位模块，连接复位信号输入端、低电源电压端，以及输入单元，用于根据所述复位信号输入端所输入的信号将所述输入单元所输出的信号进行复位；所述输出复位模块，连接复位信号输入端、低电源电压端，以及第一信号输出端，用于根据所述复位信号输入端所输入的信号将所述第一信号输出端所输出的信号进行复位。进一步优选的是，所述输入复位模块包括：第二晶体管，所述输出复位模块包括：第四晶体管；所述第二晶体管的第一极连接所述上拉控制节点，第二极连接所述低电源电压端，控制极连接所述复位信号输入端；所述第四晶体管的第一极连接所述信号输出端，第二极连接所述低电源电压端，控制极连接所述复位信号输入端。进一步优选的是，所述移位寄存器还包括：输入降噪单元；所述输入降噪单元，连接下拉节点、上拉控制节点，以及低电源电压端，用于根据所述下拉节点的电位降低所述上拉控制节点的输出噪声。进一步优选的是，所述输入降噪单元包括：第八晶体管；所述第八晶体管的第一极连接所述上拉控制节点，第二极连接所述低电源电压端，控制极连接所述下拉节点。进一步优选的是，所述移位寄存器还包括：输出降噪单元；所述输出降噪单元，连接下拉节点、第二时钟信号输入端、低电源电压端、第一信号输出端，以及第二信号输出端，用于根据所述下拉控制节点的电位和所述第二时钟信号输入端所输入的信号降低所述第一信号输出端的输出噪声。进一步优选的是，所述输出降噪单元包括：第十二晶体管、第十三晶体管，以及第十四晶体管；所述第十二晶体管的第一极连接所述第二信号输出端，第二极连接所述低电源电压端，控制极连接所述下拉节点；所述第十三晶体管的第一极连接所述第一信号输出端，第二极连接所述低电源电压端，控制极连接所述下拉节点；所述第十四晶体管的第一极连接所述第一信号输出端，第二极连接所述低电源电压端，控制极连接所述第二时钟信号输入端。进一步优选的是，所述移位寄存器还包括：放电单元；所述放电单元，连接帧选通信号输入端和下拉节点，用于根据帧选通信号输入端所输入的信号，在一帧画面显示结束至下一帧画面显示开始之间对下拉节点进行放电。进一步优选的是，所述放电单元包括：第十晶体管；本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，所述移位寄存器包括：输入单元、输出上拉单元、复位单元，以及输出维持单元；其中，所述输入单元，连接信号输入端、复位单元，以及上拉控制节点，用于根据所述信号输入端所输入的信号控制所述上拉控制节点的电位；所述上拉控制节点为所述输入单元与所述输出上拉单元之间的连接点；所述输出上拉单元，连接第一信号输出端、第二信号输出端、第一时钟信号输入端、复位单元，以及上拉控制节点，用于根据所述上拉控制节点的电位和所述第一时钟信号输入端所输入的信号控制所述第一信号输出端的输出；所述复位单元，连接复位信号输入端、低电源电压端、输入单元，以及输出上拉单元，用于根据所述复位信号输入端所输入的信号将所述输入单元和所述输出上拉单元所输出的信号进行复位；所述输出维持单元，连接第一时钟信号输入端、第一信号输出端，以及控制信号输入端，用于根据所述控制信号输入端和第一时钟控制信号输入端所输入的信号的控制，维持所述信号输入端的输出。

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括：输入单元、输出上拉单元、复位单元，以及输出维持单元；其中，所述输入单元，连接信号输入端、复位单元，以及上拉控制节点，用于根据所述信号输入端所输入的信号控制所述上拉控制节点的电位；所述上拉控制节点为所述输入单元与所述输出上拉单元之间的连接点；所述输出上拉单元，连接第一信号输出端、第二信号输出端、第一时钟信号输入端、复位单元，以及上拉控制节点，用于根据所述上拉控制节点的电位和所述第一时钟信号输入端所输入的信号控制所述第一信号输出端的输出；所述复位单元，连接复位信号输入端、低电源电压端、输入单元，以及输出上拉单元，用于根据所述复位信号输入端所输入的信号将所述输入单元和所述输出上拉单元所输出的信号进行复位；所述输出维持单元，连接第一时钟信号输入端、第一信号输出端，以及控制信号输入端，用于根据所述控制信号输入端和第一时钟信号输入端所输入的信号的控制，维持所述第一信号输出端的输出；所述移位寄存器还包括：下拉控制单元和下拉单元；所述下拉控制单元，连接第二时钟信号输入端和下拉节点，用于根据所述第二时钟信号输入端所输入的信号控制所述下拉节点的电位；所述下拉节点为下拉控制单元和下拉单元之间的连接点；所述下拉单元，连接信号输入端、第一时钟信号输入端、下拉节点、上拉控制节点，以及低电源电压端，用于根据所述上拉控制节点电位、所述信号输入端所输入的信号，以及所述第一时钟信号输入端所输入的信号，将所述下拉节点的电位拉低；其中，所述输出维持单元包括：第十五晶体管、第十六晶体管、第十七晶体管；所述第十五晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述第一信号输出端，控制极连接所述控制信号输入端；所述第十六晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述上拉控制节点，控制极连接控制信号输入端；所述第十七晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述下拉节点，控制极连接所述控制信号输入端。2.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制单元包括：第五晶体管；所述下拉单元包括：第六晶体管、第七晶体管，以及第九晶体管；所述第五晶体管的第一极连接所述第二时钟信号输入端，第二极连接所述下拉节点，控制极也连接所述第二时钟信号输入端；所述第六晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接上拉控制节点；所述第七晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接信号输入端；所述第九晶体管的第一极连接所述下拉节点，第二极连接所述低电源电压端，控制极连接第一时钟信号输入端。3.根据权利要求1所述的移位寄存器，其特征在于，所述输入单元包括第一晶体管；所述第一晶体管的第一极连接所述信号输入端，第二极连接所述上拉控制节点，控制极也连接所述信号输入端。4.根据权利要求1所述的移位寄存器，其特征在于，所述输出上拉单元包括：第三晶体管、第十一晶体管，以及存储电容；所述第三晶体管的第一极连接所述第一时钟信号输入端，第二极连接所述第一信号输出端，控制极连接所述上拉控制节点；所述第十一晶体管的第一极连接所述第一时钟信号输入端，第二极连接...

【专利技术属性】
技术研发人员：郑皓亮，商广良，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11