薄膜晶体管及其制作方法、阵列基板、显示设备技术

本发明专利技术公开了一种薄膜晶体管及其制作方法、阵列基板、显示设备，用以减缓甚至避免薄膜晶体管的制作过程出现的栅极线鼓包的问题，使得栅极线的电阻均匀，进而使得显示器显示均匀，提高显示器的显示品质。所述方法包括：在衬底基板上形成栅极线；对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层。

【技术实现步骤摘要】

本专利技术涉及显示器
，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显不设备O
技术介绍
在显示器件的生产中，薄膜晶体管(Thin-film Transistor，TFT)起到具有十分重要的作用，主要利用薄膜晶体管的开态对显示器件的像素电容快速充电，利用薄膜晶体管的关态来保持像素电容的电压，从而实现快速响应和良好存储的统一。薄膜晶体管由于具有非常高的开态电流(1n)和关态电流(1ff)之比和陡峭的转移特性，因而作为非线性开关元件被广泛地应用于大面积液晶显示器以及接触型图像传感器等领域。目前常规底栅反堆栈型非晶硅薄膜晶体管的具体结构如图1所示，包括:衬底基板01，以及设置在衬底基板01上的栅极02、设置在栅极02上且与栅极02绝缘的有源层03、相对而置且分别与有源层03电性连接的源极04和漏极05，当通过安装在衬底基板01中的电路将电流施加到栅极02时，加载到源极04的电流通过有源层03传输到漏极05，驱动显示器件的像素单元，从而显示图像。栅极02与有源层03之间设置有栅绝缘层06，在源极04和漏极05之上设置有钝化层07，其中，栅绝缘层06通常采用a-SiNx薄膜，有源层03通常采用a-S1:H薄膜，钝化层07通常采用a_SiNx薄膜，栅极02、源极04和漏极05通常采用金属材料，例如铜(Cu)。为了改善源极04、漏极05与a-S1:H薄膜的接触特性，在其间插入了薄的η+型a-S1:Η薄膜作为欧姆接触层08。如今高分辨率及高画质的平板显示装置普遍受人们青睐。图像信号的延迟成为制约高分辨率及高画质平板显示装置的关键因素之一。然而，图像信号的延迟主要由阵列基板上的栅极和栅极线决定的信号电阻和相关电容决定。目前采用电阻较低的金属Cu制作栅极和栅极线，从而实现降低栅极和栅极线的电阻。但是，在栅绝缘层高温沉积的制作环境中，铜导线极其容易形成鼓包，造成铜导线的电阻存在差异。从而，在栅极扫描线打开时，像素充电，由于栅极扫描线的电阻存在差异，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。此外，由于栅绝缘层存在膜层脱落的特性，一般采用较长的预热(pre heat)时间并通过氮气等离子化(N2Plasma)处理改善栅绝缘层的这一特性。然而，较长时间的预热以及氮气等离子化处理均将加重铜导线鼓包的问题。其中，N2Plasma处理具体指在栅绝缘层(GI)沉积之前，采用预设功率(power)激发氮气(N2)形成等离子体轰击Cu和基板表面，改善GI沉积表面特性，N2plasma处理是一种通过等离子体处理膜面的工艺手段。综上所述，现有技术在生产薄膜晶体管的过程中，容易出现栅极线鼓包的问题，使得栅极线的电阻不均匀，进而导致显示器显示不均匀，显示器的显示品质差。
技术实现思路
本专利技术实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示设备，用以减缓甚至避免薄膜晶体管的制作过程出现的栅极线鼓包的问题，使得栅极线的电阻均匀，进而使得显示器显示均匀，提高显示器的显示品质。本专利技术实施例提供的一种薄膜晶体管的制作方法包括:在衬底基板上形成栅极线；对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层。通过该方法，对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层，减缓甚至避免薄膜晶体管的制作过程出现的栅极线鼓包的问题，使得栅极线的电阻均匀，进而使得显示器显示均匀，提高显示器的显示品质。较佳地，该方法还包括:在形成有所述栅绝缘层的衬底基板上，分别形成有源层、源极、漏极、钝化层、公共电极以及像素电极。较佳地，对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层，具体包括:在形成有栅极线的衬底基板上直接形成栅绝缘层；或者，利用预设的等离子处理功率对所述栅极线进行等离子处理，并在等离子处理处理后的形成有栅极线的衬底基板上形成栅绝缘层，其中，所述预设的等离子处理功率小于8千瓦；或者，按照预设的预热时间，对形成有栅极线的衬底基板进行预热处理，并在预热处理后的形成有栅极线的衬底基板上形成栅绝缘层，其中，所述预设的预热时间小于60秒；或者，按照预设的预热时间对形成有栅极线的衬底基板进行预热处理，并且，利用预设的等离子处理功率对所述栅极线进行等离子处理，在所述预热处理后以及所述等离子处理后的形成有栅极线的衬底基板上形成栅绝缘层，其中，所述预设的等离子处理功率小于8千瓦，和/或，所述预设的预热时间小于60秒。较佳地，所述预热时间大于或等于10秒，且小于或等于20秒。较佳地，所述预设的等离子处理功率大于或等于5千瓦，且小于或等于7千瓦。较佳地，对所述栅极线进行等离子处理，具体为采用氮气对所述栅极线进行等离子处理。较佳地，所述的栅极线的材料包括铜。本专利技术实施例提供的一种薄膜晶体管，该薄膜晶体管是采用本专利技术实施例提供的所述的方法制成的薄膜晶体管。本专利技术实施例提供的一种阵列基板，包括本专利技术实施例提供的所述的薄膜晶体管。本专利技术实施例提供的一种显示设备，包括本专利技术实施例提供的所述的阵列基板。【附图说明】图1为现有底栅反堆栈型非晶硅薄膜晶体管结构示意图；图2为本专利技术实施例提供的一种薄膜晶体管的制作方法的总体流程示意图；图3为本专利技术实施例提供的第一种薄膜晶体管的制作方法的具体流程示意图；图4为本专利技术实施例提供的第二种薄膜晶体管的制作方法的具体流程示意图；图5为本专利技术实施例提供的第三种薄膜晶体管的制作方法的具体流程示意图；图6为本专利技术实施例提供的第四种薄膜晶体管的制作方法的具体流程示意图。【具体实施方式】本专利技术实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示设备，用以减缓甚至避免薄膜晶体管的制作过程出现的栅极线鼓包的问题，使得栅极线的电阻均匀，进而使得显示器显示均匀，提高显示器的显示品质。参见图2，本专利技术实施例提供的一种薄膜晶体管的制作方法包括步骤:S101、在衬底基板上形成栅极线；S102、对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层。通过该方法，对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层，减缓甚至避免薄膜晶体管的制作过程出现的栅极线鼓包的问题，使得栅极线的电阻均匀，进而使得显示器显示均匀，提高显示器的显示品质。较佳地，该方法还包括:在形成有所述栅绝缘层的衬底基板上，分别形成有源层、源极、漏极、钝化层、公共电极以及像素电极。较佳地，对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层，具体包括:在形成有栅极线的衬底基板上直接形成栅绝缘层；或者，利用预设的等离子处理功率对所述栅极线进行等离子处理，并在等离子处理处理后的形成有栅极线的衬底基板上形成栅绝缘层，其中，所述预设的等离子处理功率小于8千瓦；或者，按照预设的预热时间，对形成有栅极线的衬底基板进行预热处理，并在预热处理后的形成有栅极线的衬底基板上形成栅绝缘层，其中，所述预设的预热时间小于60秒；或者，按照预设的预热时间对形成有栅极线的衬底基板进行预热处理，并且，利用预设的等离子处理当前第1页1 2 本文档来自技高网...

【技术保护点】
一种薄膜晶体管的制作方法，其特征在于，该方法包括：在衬底基板上形成栅极线；对形成有栅极线的衬底基板进行用于减缓栅极线鼓包的处理，并在处理后的衬底基板上形成栅绝缘层。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹志翔，操彬彬，黄寅虎，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34