半导体封装件及其制造方法技术

一种半导体封装件及其制造方法。半导体封装件包括芯片、封装体、重布层及屏蔽层。芯片具有主动面。封装体包覆芯片。重布层包括介电层及导电层。介电层形成于封装体与芯片的主动面上并露出主动面的一部分。导电层形成于介电层上并电性连接于露出的主动面，其中导电层是作为阻抗匹配层。屏蔽层覆盖封装体的外表面并电性连接于导电层。

【技术实现步骤摘要】
半导体封装件及其制造方法
本专利技术是有关于一种半导体封装件及其制造方法，且特别是有关于一种以重布线路做为阻抗匹配层的具有半导体封装件及其制造方法。
技术介绍
传统的系统级封装(SysteminPackage,SiP)是将主芯片及被动元件另外设于塑胶基板的上表面，然后再进行封装。然而，由于基板的体积大，导致系统级封装的尺寸无法有效缩小。
技术实现思路
本专利技术是有关于一种半导体封装件及其制造方法，可改善半导体封装件无法有效缩小的问题。根据本专利技术，提出一种半导体封装件。半导体封装件包括一芯片、一封装体、一重布层及一屏蔽层。芯片具有一主动面。封装体包覆芯片。重布层包括一第一介电层及一第一导电层。第一介电层形成于封装体与芯片的主动面上并露出主动面的一部分。第一导电层形成于第一介电层上并电性连接于露出的主动面，其中第一导电层是作为阻抗匹配层。屏蔽层覆盖封装体的外表面并电性连接于第一导电层。根据本专利技术，提出一种半导体封装件的制造方法。制造方法包括以下步骤。设置一芯片于一黏贴载板上，芯片具有一主动面，主动面面向黏贴载板；形成一封装体覆盖黏贴载板并包覆芯片；分离黏贴载板与芯片，以露出芯片的主动面；形成一重布层，其包括以下步骤：形成一第一介电层于封装体与芯片的主动面，其中第一介电层露出主动面的一部分；及，形成一第一导电层于第一介电层上，其中第一导电层电性连接于露出的主动面且第一导电层是作为阻抗匹配层；以及，形成一屏蔽层覆盖封装体的一外表面，其中屏蔽层电性连接于第一导电层。为让本专利技术的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：附图说明图1A绘示依照本专利技术一实施例的半导体封装件的功能方块图。图1B绘示依照本专利技术一实施例的半导体封装件的剖视图。图1C绘示图1B中沿方向1C-1C’的剖视图。图1D绘示图1B中沿方向1D-1D’的剖视图。图1E绘示图1B的第一导电层、第二介电层与第二导电层的局部示意图。图2绘示依照本专利技术另一实施例的第一导电层、第二介电层与第二导电层的局部示意图。图3绘示依照本专利技术另一实施例的第一导电层、第二介电层与第二导电层的局部示意图。图4绘示依照本专利技术另一实施例的半导体封装件的剖视图。图5A至5K绘示图1B的半导体封装件的制造过程图。图6A至6D绘示图4的半导体封装件的制造过程图。主要元件符号说明：10：黏贴载板11：可挠性黏贴层20：冶具21：侧部21s：内侧面22：盖部100、200：半导体封装件110：天线120：芯片1201：接垫121a：接垫开孔122：保护层123：开关120u：主动面120b：背面120s、130s、141s、1422s、143s、1442s：外侧面124：第一无线通信芯片126：第二无线通信芯片125：被动元件1251：第一接点1252：第二接点130：封装体130u：第一表面130u1：第一部分130u2：第二部分130b：第二表面140：重布层141：第一介电层141a：第一信号开孔142：第一导电层1421：线路层1422：第一接地层1423：走线143：第二介电层143a1：第一接地开孔143a2：第二信号开孔144：第二导电层1441：接垫层1442：第二接地层145：第三介电层145a1：第二接地开孔145a2：第三信号开孔150：电性接点151：接地接点152：信号接点160：屏蔽层270：导电元件270a：贯孔P1：切割道R1、R2、R3：介电层开孔T1：刀具W1：宽度具体实施方式请参照图1A，其绘示依照本专利技术一实施例的半导体封装件的功能方块图。半导体封装件100例如是一无线通信模块，其包括数个天线110、芯片120、开关123、第一无线通信芯片124、第二无线通信芯片126、及重布层140。天线110从外界接收一无线信号，或辐射一无线信号至外界。开关123例如是单刀/双掷(SinglePoleDoubleThrow,SPDT)，其可将从外界接收的无线信号切换至第一无线通信芯片124或及第二无线通信芯片126；或者，开关123可切换让来自于第一无线通信芯片124或及第二无线通信芯片126的无线信号通过而传输至天线110。本实施例中，第一无线通信芯片124例如是WiFi芯片，而第二无线通信芯片126例如是蓝牙芯片，然并不限于此些无线通信芯片的种类。请参照图1B，其绘示依照本专利技术一实施例的半导体封装件的剖视图。半导体封装件100包括芯片120、被动元件125、封装体130、重布层140、电性接点150及屏蔽层160。芯片120具有相对的主动面120u、背面120b、外侧面120s且包括及至少一接垫121，接垫121形成于主动面120u上。芯片120更包括保护层122，其覆盖芯片120的主动面120u且具有至少一接垫开孔121a，其露出芯片120的接垫121。被动元件125包括第一接点1251及第二接点1252，其中第一接点1251及第二接点1252通过第一导电层142电性连接于芯片120。被动元件125例如是电阻、电容或电感。此外，被动元件125亦可作为阻抗匹配层的一部分。另一实施例中，可省略被动元件125。封装体130包覆芯片120的背面120b及外侧面120s，并露出芯片120的主动面120u。封装体130具有相对的第一表面130u与第二表面130b，其中第一表面130u与芯片120的主动面120u同向。由于本实施例的半导体封装件100是以封装体130固定芯片120，因此可省略基板，可缩小半导体封装件100的尺寸。封装体130的材料可包括酚醛基树脂(Novolac-basedresin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。封装体130亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体130，例如是压缩成型(compressionmolding)、液态封装型(liquidencapsulation)、注射成型(injectionmolding)或转注成型(transfermolding)。重布层140是于晶圆(未绘示)未切割成数个芯片120前，即重布于晶圆(未绘示)，因此，半导体封装件100属于晶圆级封装(Wafer-levelpackaging,WLP)的封装件。重布层140包括第一介电层141、第一导电层142、第二介电层143、第二导电层144及第三介电层145。第一介电层141形成于芯片120的主动面120u并具有数个第一信号开孔141a。一些第一信号开孔141a的位置对应接垫开孔121a，以露出芯片120的接垫121，而另一些第一信号开孔141a的位置对应被动元件125的第一接点1251及第二接点1252，以露出第一接点1251及第二接点1252。此外，第一介电层141覆盖封装体130的第一表面130u的第一部分130u1，但未覆盖第一表面130u的第二部分130u2，其中第二部分130u2是第一表面130u的边缘区域。由于第一介电层141未覆盖第一表面130u的第二部分130u2，因此第一介电层141的外侧面141s与第二部分130u2共同形成一凹陷结构(即图5D的介电层开孔R1)，以容纳部分第一导电层142及第本文档来自技高网...

【技术保护点】
一种半导体封装件，其特征在于，包括： 一芯片，具有一主动面； 一封装体，包覆该芯片； 一重布层，包括： 一第一介电层，形成于该封装体与该芯片的该主动面上并露出该主动面的一部分； 一第一导电层，形成于该第一介电层上并电性连接于露出的该主动面，其中该第一导电层是作为阻抗匹配层；及 一第二介电层，形成于该第一导电层上并露出该第一导电层的一部分;以及 一屏蔽层，覆盖该封装体的外表面并电性连接于该第一导电层。

【技术特征摘要】
1.一种半导体封装件，其特征在于，包括：一芯片，具有一主动面；一封装体，包覆该芯片；一重布层，包括：一第一介电层，形成于该封装体与该芯片的该主动面上并露出该主动面的一部分；一第一导电层，形成于该第一介电层上并电性连接于露出的该主动面，其中该第一导电层是作为阻抗匹配层，该第一导电层包括：一线路层，电性连接于该主动面；以及一第一接地层，邻近但与该线路层隔离；及一第二介电层，形成于该第一导电层上并露出该第一导电层的一部分；以及一屏蔽层，覆盖该封装体的外表面并电性连接于该第一导电层的该第一接地层。2.如权利要求1所述的半导体封装件，其特征在于，该重布层更包括：一第二导电层，形成于该第二介电层上并电性连接于该第一导电层的露出的该部分；以及一第三介电层，形成于该第二导电层上并露出该第二导电层的一部分；其中，该第二导电层包括一第二接地层。3.如权利要求2所述的半导体封装件，其特征在于，该第一导电层、该第二介电层与该第二导电层构成一波导结构。4.如权利要求1所述的半导体封装件，其特征在于，更包括：一第三介电层，形成于该第二介电层上方；其中该第一介电层的外侧面、该第二介电层的外侧面与该第三介电层的外侧面的二者对齐。5.如权利要求1所述的半导体封装件，其特征在于，更包括：一第三介电层，形成于该第二介电层上方；其中该封装体的外侧面与该第一介电层的外侧面、该第二介电层的外侧面及该第三介电层的外侧面之间各具有一段差。6.如权利要求1所述的半导体封装件，其特征在于，该线路层、该第一接地层与该第二介电层构成一共面波导。7.如权利要求2所述的半导体封装件，其特征在于，该线路层、该第一接地层、该二介电层与该第二导电层构成一接地共面波导。8.如权利要求1所述的半导体封装件，其特征在于，该封装体具有一第一表面，该第一介电层覆盖该第一表面的一第一部分，该第一导电层包括一第一接地层，该第一接地层延伸至该第一介电层的外侧面与该第一表面的一第二部分，该屏蔽层延伸至与该第一接地层电性连接。9.如权利要求8所述的半导体封装件，其特征在于，该重布层更包括：一第二导电层，形成于该第二介电层上并电性连接于该第一导电层的露出的该部分，该第二导电层包括一第二接地层，该第二接地层延伸至该第二介电层的外侧面而与该第一接地层电性连接。10.如权利要求1所述的半导体封装件，其特征在于，该第一导电层包括一第一接地层，该重布层更包括一第二接地层，其中该第一接地层的外侧面、该第二接地层的外侧面与该封装体的外侧面对齐。11.如权利要求1所述的半导体封装件，其特征在于，该封装体具有一第二表面，该第一导电层包括一第一接地层；该半导体封装件包括：一导电元件，从该封装体的该第二表面经由该封装体与该第一介电层延伸至该第一接地层，该屏蔽层形成于该第二表面上且通过该导电元件电性连接于该第一接地层。12.一种半导体封装件的制造方法，其特征在于，包括：设置一芯片于一黏贴载板上，该芯片具有一主动面，该主动面面向该黏贴载板；形成一封装体覆盖该黏贴载板并包覆该芯片；分离该黏贴载板与该芯片，以露出该芯片的该主动面；形成一重布层，包括：形成一第一介电层于该封装体与该芯片的该主动面，其中第一介电层露出该主动面的一部分；及形成一第一导电层于该第一介电层上，其中该第一导电层电性连接于露出的该主动面且该第一导电层是作为阻抗匹配层，该第一导电层包括：一线路层，电性连接于该主动面；以及一第一接地层，邻近但与该线路层隔离；及形成一第二介电层于该第一导电层上，其中该第二介电层露出该第一导电层的一部分；以及形成一屏蔽层覆盖该封装体的一外表面，其中该屏蔽层电...

【专利技术属性】
技术研发人员：蔡崇宣，谢爵安，叶名世，杨国玺，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71