相对定时表征制造技术

公开了使得能够使用钟控电子设计自动化(EDA)的相对定时表征的技术。在示例中，一种方法能够包括EDA工具，该EDA工具识别电路模型中的单元在离散点(pod)事件与两个汇聚点(poc)事件之间的相对定时约束(RTC)，其中，所述两个poc事件包括第一poc事件(poc0)和第二poc事件(poc1)。所述EDA工具能够对于所述pod事件与所述第一poc事件之间的第一poc事件路径生成最大目标延迟。所述EDA工具能够对于所述pod事件与所述第二poc事件之间的第二poc事件路径生成最小目标延迟。所述EDA工具然后能够使用所述最大目标延迟和所述最小目标延迟来优化所述电路模型。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种用于使得能够使用钟控电子设计自动化(EDA)工具流程的相对定时表征的方法，包括：识别电路模型中的单元在离散点(pod)事件与两个汇聚点(poc)事件之间的相对定时约束(RTC)，其中，所述两个poc事件包括第一poc事件(poc0)和第二poc事件(poc1)；对于所述pod事件与所述第一poc事件之间的第一poc事件路径生成最大目标延迟；对于所述pod事件与所述第二poc事件之间的第二poc事件路径生成最小目标延迟；以及使用所述最大目标延迟和所述最小目标延迟来优化所述电路模型。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：肯尼斯·S·史蒂文斯，
申请(专利权)人：犹他大学研究基金会，
类型：发明
国别省市：美国;US