本实用新型专利技术涉及一种防塌丝的半导体芯片封装用料盒，包括料盒本体，料盒本体左半部设置有芯片端承载槽，料盒本体右半部设置有管脚端承载槽，芯片端承载槽与管脚端承载槽相配合；所述芯片端承载槽上边缘延伸有下压式限位片；述芯片端承载槽设置有芯片端承载槽上端面、芯片端承载槽下端面及芯片端承载槽内壁；管脚端承载槽设置有管脚端承载槽上端面、管脚端承载槽下端面及管脚端承载槽内壁；芯片端承载槽与管脚端承载槽内壁均镀有软金属层。本实用新型专利技术有效避免了TO92封装三极管产品在生产机搬运过程中的左右及上下晃动，防止塌丝现象发生。
【技术实现步骤摘要】
【专利摘要】本技术涉及一种防塌丝的半导体芯片封装用料盒，包括料盒本体，料盒本体左半部设置有芯片端承载槽，料盒本体右半部设置有管脚端承载槽，芯片端承载槽与管脚端承载槽相配合；所述芯片端承载槽上边缘延伸有下压式限位片；述芯片端承载槽设置有芯片端承载槽上端面、芯片端承载槽下端面及芯片端承载槽内壁；管脚端承载槽设置有管脚端承载槽上端面、管脚端承载槽下端面及管脚端承载槽内壁；芯片端承载槽与管脚端承载槽内壁均镀有软金属层。本技术有效避免了TO92封装三极管产品在生产机搬运过程中的左右及上下晃动，防止塌丝现象发生。【专利说明】一种防塌丝的半导体芯片封装用料盒
本技术涉及半导体封装
，特别涉及一种防塌丝的半导体芯片封装用料盒。
技术介绍
半导体芯片封装过程中，在焊线工位对焊线后产品的线弧保护非常重要。T092封装三极管产品结构如图1所示，结构包括芯片端(101)和管脚端(102)，芯片端(101)包括有芯片及连接引线，在封装前产品的芯片端(101)裸露于外侧，由于缺少专有的承载料盒来承载T092封装三极管产品，在产品生产和搬运移动过程中，易于产生左右、上下晃动，造成塌丝现象发生，增加了作业的难度，影响产品质量稳定性及后续应用可靠性。 基于上述分析，寻求一种防塌丝的半导体芯片封装用料盒，提高产品可靠性，降低作业难度，显得尤为重要。
技术实现思路
本技术的目的是，针对现有T092封装三极管产品生产过程中，由于缺少专有的承载料盒，导致产品易于发生塌丝，增加了作业的难度，影响产品质量稳定性及后续应用可靠性的技术问题，提高一种半导体芯片封装用料盒，解决上述问题，防止塌丝现象发生，提高产品可靠性，降低作业难度。 本技术涉及一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体(I )，所述料盒本体(I)左半部设置有芯片端承载槽(2)，料盒本体(I)右半部设置有管脚端承载槽(3)，芯片端承载槽(2)与管脚端承载槽(3)相配合；所述芯片端承载槽(2)上边缘延伸有下压式限位片(4);所述芯片端承载槽(2)设置有芯片端承载槽上端面(21)、芯片端承载槽下端面(22 )及芯片端承载槽内壁(23 );所述管脚端承载槽(3 )设置有管脚端承载槽上端面(31)、管脚端承载槽下端面(32)及管脚端承载槽内壁(33);所述芯片端承载槽 (2)与管脚端承载槽(3)内壁均镀有软金属层。 进一步，所述下压式限位片(4)与芯片端承载槽上端面(21)之间的水平夹角为-45。 。 进一步，所述芯片端承载槽(2)设置为竖直相接的多个。 进一步，所述管脚端承载槽(3)数量与芯片端承载槽(2)数量一致。 进一步，所述芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合。 进一步，所述管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合。 进一步，所述下压式限位片(4)最顶端设置有限位片上端面(41)，下压式限位片 (4)最低端设置有限位片下端面(42)，下压式限位片(4)通过限位片上端面(41)与芯片端承载槽上端面(21)相接。 进一步，所述芯片端承载槽上端面(21)与芯片端承载槽下端面(22)之间的垂直距离为1.95?2.25cm,芯片端承载槽内壁(23)与限位片上端面(41)之间的垂直距离为4.00cm，限位片下端面(42)与芯片端承载槽下端面(22)的垂直距离为0.85?1.15cm。 进一步，所述管脚端承载槽上端面(31)与管脚端承载槽下端面(32)之间的距离为 0.85 ?1.15cm。 进一步，所述芯片端承载槽内壁(23)与管脚端承载槽内壁(33)之间的水平距离为 22.75 ?23.05cm。 1、本技术涉及一种防塌丝的半导体芯片封装用料盒，有益效果在于:本技术设计一种与T092封装三极管产品相匹配的芯片封装用料盒，该料盒的芯片端承载槽 (2)大小与T092封装三极管的芯片端(101)相配合，管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合，与此同时在芯片端承载槽(2)上边缘延伸有下压式限位片 (4)，利用下压式限位片(4)可实现对T092封装三极管的芯片端(101)及T092封装三极管的管脚端(102)的限位及卡位，避免T092封装三极管产品在搬运及生产过程中左右或上下晃动，造成塌丝。 2、本技术芯片端承载槽(2)与管脚端承载槽(3)内壁均镀有软金属层，避免产品放置过程中机械碰撞对产品造成的损伤。 【专利附图】【附图说明】 图1为T092封装三极管产品结构示意图。 图2为本技术防塌丝的半导体芯片封装用料盒结构示意图。 图3为T092封装三极管放置于本技术防塌丝的半导体芯片封装用料盒上结构示意图。 【具体实施方式】 参阅附图1、附图2及附图3对本技术做进一步描述。 一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体(1)，所述料盒本体(I)左半部设置有芯片端承载槽(2)，料盒本体(I)右半部设置有管脚端承载槽 (3)，芯片端承载槽(2)与管脚端承载槽(3)相配合；所述芯片端承载槽(2)上边缘延伸有下压式限位片(4);所述芯片端承载槽(2)设置有芯片端承载槽上端面(21)、芯片端承载槽下端面(22 )及芯片端承载槽内壁(23 );所述管脚端承载槽(3 )设置有管脚端承载槽上端面 (31)、管脚端承载槽下端面(32)及管脚端承载槽内壁(33);所述芯片端承载槽(2)与管脚端承载槽(3)内壁均镀有软金属层。 优选地，作为改进，所述下压式限位片(4)与芯片端承载槽上端面(21)之间的水平夹角为-45°。 优选地，作为改进，所述芯片端承载槽(2)设置为竖直相接的多个。 优选地，作为改进，所述管脚端承载槽(3)数量与芯片端承载槽(2)数量一致。 优选地，作为改进，所述芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合。 优选地，作为改进，所述管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合。 优选地，作为改进，所述下压式限位片(4)最顶端设置有限位片上端面(41)，下压式限位片(4)最低端设置有限位片下端面(42)，下压式限位片(4)通过限位片上端面(41)与芯片端承载槽上端面(21)相接。 优选地，作为改进，所述芯片端承载槽上端面(21)与芯片端承载槽下端面(22)之间的垂直距离为1.95?2.25cm,芯片端承载槽内壁(23)与限位片上端面(41)之间的垂直距离为4.0Ocm,限位片下端面(42)与芯片端承载槽下端面(22)的垂直距离为0.85?1.15cm0 优选地，作为改进，所述管脚端承载槽上端面(31)与管脚端承载槽下端面(32)之间的距离为0.85?1.15cm。 优选地，作为改进，所述芯片端承载槽内壁(23)与管脚端承载槽内壁(33)之间的水平距离为22.75?23.05cm。 与现有技术相比，本技术设计一种与T092封装三极管产品相匹配的芯片封装用料盒，该料盒的芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合，管脚端承载槽(3)大小与T092封装三极管的管脚端本文档来自技高网...
【技术保护点】
一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体（1），所述料盒本体（1）左半部设置有芯片端承载槽（2），料盒本体（1）右半部设置有管脚端承载槽（3），芯片端承载槽（2）与管脚端承载槽（3）相配合；所述芯片端承载槽（2）上边缘延伸有下压式限位片（4）；所述芯片端承载槽（2）设置有芯片端承载槽上端面（21）、芯片端承载槽下端面（22）及芯片端承载槽内壁（23）；所述管脚端承载槽（3）设置有管脚端承载槽上端面（31）、管脚端承载槽下端面（32）及管脚端承载槽内壁（33）；所述芯片端承载槽（2）与管脚端承载槽（3）内壁均镀有软金属层。
【技术特征摘要】
【专利技术属性】
技术研发人员：许珈玮，王昊，蔡亮，
申请(专利权)人：四川大雁微电子有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。