一种低成本高可靠性芯片尺寸CIS封装制造技术

本发明专利技术公开了一种低成本高可靠性芯片尺寸CIS封装，属于半导体封装领域。所述的封装结构包括：1.盖板，在盖板正面制作有空腔结构；2.晶圆，其包含晶圆正面和晶圆背面；3.功能区和焊盘都分布在晶圆正面，其中焊盘分布在功能的周边，并实现导通；4.键合胶，位于盖板和晶圆之间，将二者键合在一起；5.在晶圆背面依次制作有钝化层、金属层、防焊层，通过上述结构组成的重分布线路层，将焊盘与焊球实现导通；7.焊球，位于重分布线路层上。本发明专利技术在降低封装结构厚度的同时，还减小了结构中的应力。其次，通过利用防焊层将边缘处的金属层进行包裹，提高了切割的良率。最后，增强了金属层和焊盘结合力和稳定性，提高了结构可靠性。

【技术实现步骤摘要】
一种低成本高可靠性芯片尺寸CIS封装
本专利技术涉及一种低成本高可靠性芯片尺寸CIS封装，属于半导体封装领域。可以优选地用于CIS、MEMS器件或集成芯片等。
技术介绍
随着个人消费电子行业的快速发展，笔记本电脑、只能手机、等越来越朝着便携式、功能化方向发展。此外，为了满足产品大众化，低成本、高密度、高可靠性的电子产品封装形式也是重要的发展方向。芯片尺寸封装(CSP)作为新一代的芯片封装技术，可以让芯片面积与封装面积之比超过1:1.14，已经相当接近1:1的理想情况，约为普通球栅阵列结构封装(BGA)的1/3，仅仅相当于薄型小尺寸封装(TSOP)内存芯片面积的1/6。与BGA相t匕，同等空间下CSP可以将存储容量提高三倍。CSP的目的是在使用高密度芯片(芯片功能更多，性能更好，芯片更复杂)替代以前的芯片时，其封装体占用印刷板的面积保持不变或更小。正是由于CSP封装体小而薄，因此它在便携式移动电子设备中迅速获得了应用。CSP不仅明显地缩小了封装后的体积尺寸、降低了封装成本、提高了封装效率，而且更加符合高密度封装的要求；同时由于数据传输路径短、稳定性高，这种封装在降低能耗的同时还提升了数据传输的速度和稳定性。 然而目前的CSP封装产品中，特别是对于CIS(CM0S影像传感器)、MEMS器件以及集成芯片等封装类型，还存在着许多影响产品可靠性的问题: 1.为了在盖板100和晶圆102之间形成密闭的空腔结构100c，通常采用在晶圆正面102a覆盖一层盖板100的方法，通过在二者之间制作带有粘接作用、并且具有一定厚度的支撑墙来实现这一目标。而选用的支撑墙材料一般多为高分子聚合物材料，由于盖板100、晶圆102、支撑墙这三种材料的热膨胀系数相差较大，而热膨胀系数的不匹配会导致热应力的发生，造成封装结构在后续可靠性实验和服役中，容易发生支撑墙与盖板100和晶圆102之间的分层、裂纹，从而导致器件功能下降甚至失效；此外，由于支撑墙都具有一定的高度，从而增加了封装结构总体的厚度，影响了产品最终的外形尺寸，特别是在厚度方向产生劣势。 2.现有封装工艺往往先是在晶圆背面102b整面上制作含金属层106的重分布线路层，然后再对晶圆102进行切割形成单颗的芯片。由于需要切割的区域包含重分布线路层、硅、聚合物、盖板100等多种硬度不同的材料，这就对切割工艺提出了极大的挑战，容易产生碎片、裂片等现象。另一方面，在封装产品的后续服役过程中，由于金属层106在封装结构的四周处是直接同外界接触，一旦发生界面之间的分层，容易将外界环境中的湿气引入封装结构内部，造成器件的加速失效。 3.现有CIS封装也有一些是基于娃通孔(Through-Silicon Via)技术,通过在晶圆102上制作硅通孔，将晶圆正面102a的焊盘104导通到晶圆背面102b。硅通孔技术作为一种通过在芯片之间、晶圆之间制作垂直导通，实现垂直方向互连的技术，被认为是实现三维封装的重要途径。它同时具备许多优点:外形尺寸小、功耗低、封装密度高、高频特性优异、芯片之间互连最短等等。然而硅通孔技术也面临着严峻的挑战，首先其成本一直居高不下，其次在制备工艺方面如:硅通孔的刻蚀、电镀填充等等工艺步都存在工艺复杂、产品良率低的情况。而对于高深宽比的硅通孔来说，所面临的挑战更加严峻。 因此，研发一种低成本高可靠性芯片尺寸CIS封装结构及其制造方法显得十分必要。
技术实现思路
本专利技术的第一方面是:提供一种低成本高可靠性芯片尺寸CIS封装结构。通过本专利技术实施的封装结构:第一，由于没有采用具有一定厚度的支撑墙，降低了封装结构的厚度。第二，可以减小不同材料之间由于热失配而产生的应力，有限元计算结果显示，相比传统采用支撑墙的结构，本专利技术的封装结构在盖板100和晶圆102界面处的应力有30%左右的降幅。从而可以改善界面分层、裂纹等失效。第三，通过利用防焊层107将金属层106进行包裹，减少了切割过程中需要去除材料的种类，既提高了切割工艺良率，又增强了封装的可靠性；第四，相对于高成本的硅通孔工艺，本专利技术不需要在晶圆102上制作硅通孔将焊盘104导通到晶圆背面102b，从而以较低的成本和工艺门槛实现了高可靠性封装。 为了实现以上目的，本专利技术采用以下技术方案: 本专利技术实施的低成本高可靠性芯片尺寸CIS封装结构，所述结构包括:盖板100，并且在盖板正面10a制作有空腔结构10c ;晶圆102 ;在晶圆正面102a预制有功能区103和焊盘104 ;键合胶101，通过在盖板正面10a涂布一层键合胶101，将盖板正面10a同晶圆正面102a键合到一起；重分布线路层，在晶圆背面102b依次制作有钝化层105、金属层106、防焊层107，通过上述结构组成的重分布线路层，将晶圆正面102a的焊盘104与晶圆背面102b的焊球108实现导通。 所述金属层106从晶圆背面102b —直延伸到盖板正面100a，同时，在晶圆102的边缘处被所述防焊层107所包裹而不与外界直接接触。 所述晶圆正面102a的焊盘104同晶圆背面102b的焊球108之间的连接方式为:首先，将焊盘104的侧面暴露出来；然后将金属层106与焊盘104的侧面进行连接；最后通过将焊球108形成于金属层106上，实现焊盘104与焊球108之间的导通。 可选的，所述芯片可以为CIS (CMOS影像传感器)芯片、MEMSIC或集成芯片。 可选的，所述焊盘104分布在功能区103的四周边缘，并且同晶圆中央的功能区103之间预先导通。 可选的，所述盖板100的材料可以是玻璃、石英、塑胶等透明材质。 可选的，所述空腔结构10c位于盖板正面10a的中央，功能区103的正上方；并且空腔结构10c的截面可以为圆形或者方形。 本专利技术的第二方面是提供了一种制备所述低成本高可靠性芯片尺寸CIS封装结构的方法，包括以下步骤: 步骤I，制作盖板100:在盖板正面10a制作空腔结构10c ； 步骤2，晶圆102键合:通过键合机，将盖板正面10a同晶圆正面102a键合在一起，从而在盖板100和晶圆102之间形成一个密闭空腔； 步骤3,晶圆102减薄:减薄过程分两步进行:首先，通过研磨机，对晶圆背面102b进行研磨，将晶圆102减薄到设定厚度；然后，对减薄后的晶圆背面102b进行去应力等离子刻蚀； 步骤4，硅去除:硅去除过程分三步进行，首先，将晶圆背面102b四周的硅进行去除，暴露出晶圆正面102a的焊盘104 ;其次，在晶圆背面102b，包括暴露出的焊盘104表面涂布一层钝化层105 ;最后，对晶圆102四周区域，包括部分钝化层105、硅、部分焊盘104以及部分键合胶101再次进行去除，将焊盘104的侧面以及部分盖板正面10a暴露出来； 步骤5，依次在晶圆背面102b制作金属层106和防焊层107，从而将焊盘104导通到晶圆背面102b预设的焊球108位置； 步骤6，制作焊球108:将焊球108形成于晶圆背面102b的重分布线路层上，然后对晶圆102的四周进行切割以形成单颗芯片的封装。 所述晶圆背面102b的重分布层包括钝化层105、金属层106和防焊层107。 可选的，所述盖板正面10a同晶圆正面10本文档来自技高网...

【技术保护点】
一种低成本高可靠性芯片尺寸CIS封装结构，其特征在于包括：提供晶圆，其中包括在晶圆正面具制作有多个芯片区，芯片区包括位于中央的功能区和四周边缘的焊盘；盖板，在晶圆正面覆盖一层盖板，其中在盖板正面的中央制作有空腔结构，从而在盖板和晶圆之间形成一个密闭空腔；晶圆背面的重分布线路层，重分布线路层由钝化层、金属层和防焊层组成，通过制作重分布线路层，将晶圆正面的焊盘导通到晶圆背面，并与晶圆背面的焊球相连接；所述晶圆背面重分布线路层中的金属层一直延伸到盖板正面，同时在晶圆边缘处被防焊层所包裹而不与外界直接接触。

【技术特征摘要】
1.一种低成本高可靠性芯片尺寸CIS封装结构，其特征在于包括: 提供晶圆，其中包括在晶圆正面具制作有多个芯片区，芯片区包括位于中央的功能区和四周边缘的焊盘； 盖板，在晶圆正面覆盖一层盖板，其中在盖板正面的中央制作有空腔结构，从而在盖板和晶圆之间形成一个密闭空腔； 晶圆背面的重分布线路层，重分布线路层由钝化层、金属层和防焊层组成，通过制作重分布线路层，将晶圆正面的焊盘导通到晶圆背面，并与晶圆背面的焊球相连接； 所述晶圆背面重分布线路层中的金属层一直延伸到盖板正面，同时在晶圆边缘处被防焊层所包裹而不与外界直接接触。2.根据权利要求1所述的封装结构，其特征在于，其中所述芯片是CIS芯片、MEMSIC或集成芯片。3.制备权利要求1所述的一种低成本高可靠性芯片尺寸CIS封装结构的方法，其特征在于，包括以下步骤: 步骤I，制作盖板:在盖板正面制作空腔结构； 步骤2，晶圆键合:利用键合机，通过在盖板正面涂布一层键合胶，将盖板正面同晶圆正面键合在一...

【专利技术属性】
技术研发人员：秦飞，武伟，安彤，肖智轶，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：北京;11