非对称半导体器件制造技术

本文公开了一种半导体器件，包括：包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离，并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明专利技术包括非对称半导体器件。

【技术实现步骤摘要】

本专利技术涉及非对称半导体器件。
技术介绍
在半导体器件中，当对器件的栅极施加足够的电压或偏压时，电流流过源极区和漏极区之间的沟道区。当电流流过沟道区时，通常认为器件处于“导通”状态，并且当电流不流过沟道区时，通常认为器件处于“截止”状态。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括：第一类型区，包括第一导电类型；第二类型区，包括第二导电类型；沟道区，在所述第一类型区和所述第二类型区之间延伸；以及栅电极，围绕至少一部分所述沟道区，所述栅电极的第一栅极边缘与所述第一类型区的第一类型区边缘间隔开第一距离，并且所述栅电极的第二栅极边缘与所述第二类型区的第二类型区边缘间隔开第二距离，其中，所述第一距离小于所述第二距离。在上述半导体器件中，其中，所述第二距离介于约2nm至约7nm之间。在上述半导体器件中，其中，所述第二距离介于约2nm至约7nm之间，其中，所述第一距离介于约0nm至约1nm之间。在上述半导体器件中，其中，所述栅电极的栅极长度介于约5nm至约25nm之间。在上述半导体器件中，其中，所述第一类型区包括源极区。在上述半导体器件中，其中，所述第一类型区包括源极区，其中，所述第二类型区包括漏极区。在上述半导体器件中，其中，所述第一类型区的第一导电类型包括n型材料。在上述半导体器件中，其中，所述第一类型区的第一导电类型包括n型材料，其中，所述第二类型区的第二导电类型包括n型材料。在上述半导体器件中，其中，所述第一类型区的第一导电类型包括p型材料。在上述半导体器件中，其中，所述第一类型区的第一导电类型包括p型材料，其中，所述第二类型区的第二导电类型包括p型材料。根据本专利技术的另一方面，还提供了一种半导体器件，包括：第一类型区，包括第一导电类型；第二类型区，包括第二导电类型；沟道区，在所述第一类型区和所述第二类型区之间延伸；以及栅电极，围绕至少一部分所述沟道区，所述栅电极的第二栅极边缘与所述第二类型区的第二类型区边缘间隔开第二距离，其中，所述第二距离为所述沟道区的沟道长度的约20％至约70％。在上述半导体器件中，其中，所述沟道长度介于约5nm至约40nm之间。在上述半导体器件中，其中，所述第二距离介于约2nm至约7nm之间。在上述半导体器件中，其中，所述第二距离介于约2nm至约7nm之间，其中，所述栅电极的第一栅极边缘与所述第一类型区的第一类型区边缘间隔开第一距离，所述第一距离介于约0nm至约1nm之间。在上述半导体器件中，其中，所述沟道区的沟道长度在所述第一类型区的第一类型区边缘和漂移区之间测量。在上述半导体器件中，其中，所述第一类型区包括源极区。在上述半导体器件中，其中，所述第一类型区包括源极区，其中，所述第二类型区包括漏极区。根据本专利技术的又一方面，还提供了一种形成半导体器件的方法，所述方法包括：形成包括第一导电类型的第一类型区；形成包括第二导电类型的第二类型区；在所述第一类型区和所述第二类型区之间形成沟道区；以及形成围绕至少一部分所述沟道区的栅电极，所述栅电极的第一栅极边缘与所述第一类型区的第一类型区边缘间隔开第一距离，并且所述栅电极的第二栅极边缘与所述第二类型区的第二类型区边缘间隔开第二距离，其中，所述第一距离小于所述第二距离。在上述方法中，包括：在阱区内形成所述第一类型区或所述第二类型区中的至少一个。在上述方法中，包括：形成栅电极从而使所述第二距离为所述沟道区的沟道长度的约20％至约70％。提供
技术实现思路
以简化的形式介绍本专利技术所选择的概念，本专利技术所选择的概念将在下文中进一步详细描述。本
技术实现思路
并不旨在是所要求保护的主题的广泛性概述、识别所要求保护的主题的关键因素或基本特征，本发明内容也不旨在用于限制要求保护主题的范围。本专利技术提供了用于形成半导体器件的一种或多种技术和形成的结构。下文的说明书和附图阐述了特定的示例性方面和实施方式。这些是多种方式中的少数方式的表述，其中采用了一个或多个方面。当结合附图详细地阅读了说明书之后，本专利技术的其他方面、优势和/或新的特征根据以下详细描述将是容易想到的。附图说明当结合参考附图进行阅读时，根据下文的详细描述可以更好地理解本专利技术的各个方面。应该理解，无需按比例绘出附图的元件和/或结构。因此，为了清楚的讨论，各个部件的尺寸可以任意地增大或缩小。图1根据实施例示出了半导体器件的一部分；图2根据实施例示出了半导体器件的一部分；图3根据实施例示出了半导体器件的一部分；图4根据实施例示出了半导体器件的一部分；图5根据实施例示出了形成栅极介电层和栅电极，其中栅极介电层和栅电极与形成半导体器件相关；图6根据实施例示出了半导体器件的一部分；图7根据实施例示出了半导体器件的一部分；图8根据实施例示出了半导体器件的一部分；图9根据实施例示出了半导体器件的一部分；图10根据实施例示出了半导体器件的一部分；图11根据实施例示出了半导体器件的一部分；图12根据实施例示出了形成第二类型区，其中第二类型区与形成半导体器件相关；图13根据实施例示出了形成第一类型区接触件、第二类型区接触件和栅极接触件，其中第一类型区接触件、第二类型区接触件和栅极接触件与形成半导体器件相关；图14根据实施例示出了半导体器件的一部分；图15根据实施例示出了半导体器件；图16根据实施例示出了半导体器件；以及图17根据实施例示出了形成半导体器件的方法。具体实施方式现在参考附图描述要求保护的主题，其中在通篇描述中，相似的参考标号通常用于表示相似的元件。在接下来的描述中，为了说明的目的，阐述多个具体细节以提供对要求保护主题的理解。但是，很明显，在没有这类具体细节的情况下也可以实施要求保护的主题。在其他实例中，为便于描述要求保护的主题，以框图的形式示出了结构和器件。本文提供了用于形成半导体器件的一种或多种技术，以及由此形成的半导体器件。图1是根据一些实施例的示出了半导体器件100的截面图。在实施例中，在阱区102上形成半导体器件100。根据一些实施例，阱区102包括第一导电类型。在一些实施例中，第一导电类型包括n型，从而使得阱区102包括n阱。在一些实施例中，阱区102的第一导电类型包括p型，从而使得阱区102包括p阱。根本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一类型区，包括第一导电类型；第二类型区，包括第二导电类型；沟道区，在所述第一类型区和所述第二类型区之间延伸；以及栅电极，围绕至少一部分所述沟道区，所述栅电极的第一栅极边缘与所述第一类型区的第一类型区边缘间隔开第一距离，并且所述栅电极的第二栅极边缘与所述第二类型区的第二类型区边缘间隔开第二距离，其中，所述第一距离小于所述第二距离。

【技术特征摘要】
2013.09.19 US 14/032,1531.一种半导体器件，包括：
第一类型区，包括第一导电类型；
第二类型区，包括第二导电类型；
沟道区，在所述第一类型区和所述第二类型区之间延伸；以及
栅电极，围绕至少一部分所述沟道区，所述栅电极的第一栅极边缘与
所述第一类型区的第一类型区边缘间隔开第一距离，并且所述栅电极的第
二栅极边缘与所述第二类型区的第二类型区边缘间隔开第二距离，其中，
所述第一距离小于所述第二距离。
2.根据权利要求1所述的半导体器件，其中，所述第二距离介于约2nm
至约7nm之间。
3.根据权利要求2所述的半导体器件，其中，所述第一距离介于约0nm
至约1nm之间。
4.根据权利要求1所述的半导体器件，其中，所述栅电极的栅极长度
介于约5nm至约25nm之间。
5.根据权利要求1所述的半导体器件，其中，所述第一类型区包括源
极区。
6.根据权利要求5所述的半导体器件，其中，所述第二类型区包括漏
极区。
7.根据权利要求1...

【专利技术属性】
技术研发人员：让皮埃尔·科林格，余宗兴，徐烨，刘佳雯，卡洛斯·H·迪亚兹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71