硅通孔及其形成方法技术

一种硅通孔及其形成方法，所述硅通孔的形成方法，包括：提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；在所述通孔中填充满锗化硅。本发明专利技术利用锗化硅的良好填充能力，采用锗化硅填充所述通孔，所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。

【技术实现步骤摘要】

本专利技术涉及半导体工艺领域，特别是涉及一种硅通孔及其形成方法。
技术介绍
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于引线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。基于硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。硅通孔形成过程通常包括在硅衬底中形成通孔，在所述通孔表面形成绝缘层，用铜或钨填充满表面被所述绝缘层覆盖的所述通孔以形成导电柱。然而，随着半导体集成程度的提高，所述通孔的直径越来越小，用铜或钨填充所述通孔时，所形成的导电柱内部会出现孔洞（void）。如图1所示，在半导体衬底11中设置硅通孔，硅通孔具有导电柱12，导电柱12内部具有孔洞13。一旦导电柱12内部出现孔洞13，就会导致硅通孔电阻增大，导电性能下降，电连接性能不良，甚至出现电迁移和应力迁移，进而导致硅通孔可靠性下降。虽然业已提出通过在硅通孔形成过程中，增大通孔开口的方法，以利于铜或钨的填充，但是其效果差强人意，并且增大所述通孔开口还会导致芯片的表面面积减小。为此，需要一种新的硅通孔技术，以避免硅通孔中导电柱内部出现孔洞的问题。
技术实现思路
本专利技术解决的问题是提供一种硅通孔及其形成方法，以避免硅通孔中导电柱内部出现孔洞的问题。为解决上述问题，本专利技术提供一种硅通孔的形成方法，包括：提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；在所述通孔中填充满锗化硅。可选的，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅。可选的，所述低压化学气相沉积法所采用的气体包括硅烷和锗烷。可选的，所述低压化学气相沉积法所采用的气体还包括三氯化硼、五氯化磷和五氯化砷的至少一种。可选的，所述低压化学气相沉积法所采用的温度范围包括370℃～450℃，压强范围包括180mTorr～220mTorr，反应时间范围包括125min～375min。可选的，在所述通孔中填充所述满锗化硅之后，采用化学机械平坦化或者无图案刻蚀对所述锗化硅进行平坦化。可选的，所述通孔的深度大于或者等于30μm，所述通孔的深宽比小于或者等于1:10。为解决上述问题，本专利技术还提供一种硅通孔，包括位于半导体衬底中的绝缘层和位于所述绝缘层中的导电柱，所述导电柱的材料包括锗化硅。可选的，所述导电柱的材料还包括硼离子、磷离子和砷离子的至少一种。可选的，所述导电柱的导电率范围包括7ohm/sq～13ohm/sq。与现有技术相比，本专利技术的技术方案具有以下优点：本技术方案中使用锗化硅填充通孔以形成硅通孔。由锗化硅具有良好的填充能力，其在通孔侧面和通孔底部的填充速度几乎相等，因此，采用锗化硅填充所述通孔时，所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。进一步，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅，相比于电镀铜和金属有机化合物化学气相沉积法而言，节约了工艺成本。进一步，低压化学气相沉积所采用的温度范围包括350℃～440℃，减少能耗，节省成本，并且可以与多种类型的后续工艺兼容。附图说明图1为现有技术形成的硅通孔示意图；图2至图5为本专利技术硅通孔形成方法实施例的示意图。具体实施方式现有方法在形成硅通孔的过程中，通常采用铜或者钨进行填充。采用铜填充时，通常采取电镀铜的方式。随着硅通孔中通孔宽度的减小和通孔深度的增大，通孔的底面积减小，并且通孔的底部呈尖凹状，导致通孔底部的电阻增大，甚至出现通孔底部电阻大于通孔侧面电阻的情况，因此，在电镀铜过程中，会出现通孔侧面铜沉积速度大于通孔底部铜沉积速度的情况，导致形成的铜柱内部易出现孔洞。采用钨填充时，通常采取金属有机化合物化学气相沉积的方式，所述方式在通孔底部的沉积速度通常为在通孔侧面沉积速度的60%，因此，所述方法同样容易导致形成的钨柱内部易出现孔洞。并且金属有机化合物化学气相沉积工艺成本高。为此，本专利技术在形成硅通孔的过程中，采用锗化硅进行填充。锗化硅具有良好的填充能力，其在通孔侧面和通孔底部的填充速度几乎相等，因此，采用锗化硅进行填充时，在所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参考图2，提供半导体衬底1；在所述半导体衬底1中形成多个通孔2；在所述半导体衬底1的表面及通孔2的侧壁和底部形成绝缘层3。本实施例中，半导体衬底1可以是体硅(Bulk Silicon)、锗化硅或绝缘体上硅(Silicon On Insulator，SOI)，并且可以掺杂有其它元素。在半导体衬底1中还可以形成有各类有源半导体器件和各类无源半导体器件，并可以形成有相应的隔离结构、介质层和导电互连结构。本实施例中，在半导体衬底1中形成通孔2的工艺可以为深反应性离子刻蚀工艺，所述深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀（Bosch Deep Reactive Ion Etching，Bosch DRIE）工艺或低温型深反应性离子蚀刻(Cryogenic Deep Reactive Ion Etching，DRIE)。而采用Bosch深反应性离子刻蚀工艺形成通孔的方法具体包括：首先在半导体衬底上1形成图案化的光刻胶层（未示出）；以光刻胶层为掩膜，交替地引入刻蚀性气体和保护性气体，从而交替地对半导体衬底进行蚀刻，以及对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的通孔2；去除所述光刻胶层。本实施例中，通孔2的深度大于或者等于30μm，通孔2的深宽比（深度与宽度的比值）小于或者等于1:10（由于绝缘层3厚度较小，因此可忽略其对通孔2尺寸的影响）。并且，进一步的，选取通孔2的深度与宽度的比值在1:1本文档来自技高网...

【技术保护点】
一种硅通孔的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；在所述通孔中填充满锗化硅。

【技术特征摘要】
1.一种硅通孔的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘
层；
在所述通孔中填充满锗化硅。
2.如权利要求1所述的硅通孔的形成方法，其特征在于，采用低压化学气相
沉积法在所述通孔中填充满所述锗化硅。
3.如权利要求2所述的硅通孔的形成方法，其特征在于，所述低压化学气相
沉积法所采用的气体包括硅烷和锗烷。
4.如权利要求3所述的硅通孔的形成方法，其特征在于，所述低压化学气相
沉积法所采用的气体还包括三氯化硼、五氯化磷和五氯化砷的至少一种。
5.如权利要求2所述的硅通孔的形成方法，其特征在于，所述低压化学气相
沉积法所采用的温度范围包括370℃～450℃，压强范围包括
180mTorr～220mTor...

【专利技术属性】
技术研发人员：郭亮良，黄河，骆凯玲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31