具有侧壁层和超厚金属层的集成电路及其制造方法技术

一种集成电路，包括衬底、位于衬底上方的金属层以及位于金属层上方的第一介电层。第一介电层包括通孔。包括硅化合物的侧壁层位于通孔中。第二介电层位于侧壁层上方并且超厚金属(UTM)层位于通孔中。本发明专利技术涉及具有侧壁层和超厚金属层的集成电路及其制造方法。

【技术实现步骤摘要】

本专利技术涉及具有侧壁层和超厚金属层的集成电路及其制造方法。
技术介绍
半导体集成电路(IC)工业已经制造出了各种器件以解决众多不同领域(包括射频(RF)通信)中的问题。随着普及度的增长，改进RF集成电路对半导体工艺提出了特定需求。一些RF电路采用厚金属层，甚至超厚金属层(UTM)以用于感应和其他性质。然而，一些传统的半导体加工技术不易于大规模地使用UTM。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种集成电路，包括：衬底；金属层，位于所述衬底上方；第一介电层，位于所述金属层上方，所述第一介电层具有通孔；侧壁层，位于所述通孔中，所述侧壁层包括硅化合物；第二介电层，位于所述侧壁层上方；以及超厚金属(UTM)层，位于所述通孔中，所述UTM层比所述金属层厚。在上述集成电路中，所述侧壁层包括氮化硅(SiN)。在上述集成电路中，所述侧壁层包括碳化硅(SiC)。在上述集成电路中，所述侧壁层包括选自SiCOH、多孔SiCOH、SiO2、SiOF和SiCOF的富氧Si化合物。在上述集成电路中，还包括：第一蚀刻停止层，位于所述金属层和所述第一介电层之间。在上述集成电路中，所述第一蚀刻停止层包括选自SiN、SiC、氮氧化硅(SiON)、氟掺杂的硅酸盐玻璃(FSG)和低介电常数(低K)介电材料的材料。在上述集成电路中，还包括：第二蚀刻停止层，位于所述第一介电层r>上方。在上述集成电路中，所述第二蚀刻停止层包括选自SiN、SiC、氮氧化硅(SiON)、氟掺杂的硅酸盐玻璃(FSG)和低介电常数(低K)介电材料的材料。在上述集成电路中，所述通孔包括通孔侧壁，并且，所述侧壁层包括邻近所述通孔侧壁的垂直部分和位于所述第一介电层上方的水平部分。在上述集成电路中，所述通孔的宽度在约0.07微米(μm)至约0.6μm的范围内。在上述集成电路中，所述通孔的高度在约1000埃至约的范围内。在上述集成电路中，还包括：间隙，位于所述通孔之上的所述第二介电层中，其中，所述间隙的宽度在约1.5微米(μm)至约15μm的范围内，并且所述间隙的高度在约至的范围内。根据本专利技术的另一方面，还提供了一种集成电路，包括：衬底；金属层，位于所述衬底上方；第一介电层，位于所述金属层上方，所述第一介电层具有通孔；侧壁层，位于所述通孔中，所述侧壁层包括硅化合物；第二介电层，位于所述侧壁层上方，所述第二介电层具有位于所述通孔上方的间隙；以及超厚金属(UTM)层，位于所述通孔和所述间隙中，所述UTM层比所述金属层厚。在上述集成电路中，所述硅化合物包括选自氮化硅(SiN)、碳化硅(SiC)、SiCOH、多孔SiCOH、SiO2、SiOF和SiCOF的材料。在上述集成电路中，所述间隙的宽度在约1.5微米(μm)至约15μm的范围内，并且所述间隙的高度在约至的范围内。根据本专利技术的又一方面，还提供了一种制造集成电路的方法，所述方法包括：在衬底上方形成金属层；在所述金属层上方形成第一蚀刻停止层；在所述第一蚀刻停止层上方形成第一介电层；在所述第一介电层上方形成第二蚀刻停止层；在所述第一介电层和所述第二蚀刻停止层中形成图案，其中，所述图案包括具有通孔侧壁的通孔；在具有通孔侧壁的所述通孔中形成包括侧壁层的第三蚀刻停止层，所述侧壁层具有邻近所述通孔侧壁的垂直部分，所述侧壁层具有位于所述第二蚀刻停止层上方的水平部分，所述侧壁层包括硅化合物；在所述第三蚀刻停止层上方形成第二介电层；在所述第二介电层上方形成第四蚀刻停止层；在所述第二介电层和所述第四蚀刻停止层中形成图案，其中，所述图案暴露出所述通孔中的侧壁层；去除所述侧壁层的水平部分和所述第一蚀刻停止层的一部分以暴露出所述金属层；以及在所述通孔中和所述第一介电层上方形成超厚金属(UTM)层，所述UTM层比所述金属层厚。在上述方法中，所述硅化合物包括选自SiN、SiC、SiCOH、多孔SiCOH、SiO2、SiOF和SiCOF的材料。在上述方法中，所述通孔的宽度在约0.07微米(μm)至约0.6μm的范围内。在上述方法中，还包括：在形成所述第一介电层之前，在所述金属层上方形成第一蚀刻停止层。在上述方法中，还包括：在所述第一介电层中形成通孔之前，在所述第一介电层上方形成第二蚀刻停止层。附图说明在附图的图中，通过实例的方式示出了一个或多个实施例，并且不用于限制，其中，贯穿全文，具有相同参考标号的元件表示相同的元件。应该强调，根据工业中的标准实践，各个部件未按比例绘出且仅用于示出的目的。事实上，为了清楚的讨论，图中的各个部件的尺寸可以任意地增大或减小。图1A是根据一个或多个实施例的形成为具有侧壁的集成电路的截面图。图1B是根据一个或多个实施例的形成为具有在蚀刻之后被部分地去除的侧壁的集成电路的截面图。图2是根据一个或多个实施例的制造形成为具有侧壁的集成电路的方法的流程图。图3A至图3G是根据一个或多个实施例的在各个生产阶段的形成为具有侧壁的集成电路的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了部件和布置的具体实例以简化本专利技术。这些是实例，并不旨在限制本专利技术。在一些情况下，诸如射频(RF)IC器件的半导体集成电路(IC)器件包括堆叠式金属层。一些RF IC采用金属层和超厚金属(UTM)层，其中UTM层比金属层具有更大的厚度。例如，一些金属层的厚度在约1000埃至约8000埃的范围内，而一些UTM层的厚度在约至约的范围内。在一些RF IC中，除了部分金属层和部分UTM层通过一个或多个通孔连接的位置之外，在金属层上方形成通过绝缘层与金属层分隔开的一个或多个UTM层。由于UTM的厚度更大，因此用于图案化绝缘层以接收UTM的传统的绝缘层蚀刻方法也会使金属层之间的通孔过宽，并且使得在通孔之间形成空隙。在一些情况下，通孔之间的空隙允许UTM层的金属非期望地沉积到这些空隙内。沉积到通孔及空隙内的UTM金属使得在通孔之间形成非特定金属桥接，从而在邻近的通孔之间形成非期望的导电接触件。非期望的导电接触件可能会破坏RF IC的性能并且相应地降低RF IC制造工艺的产率。在至少一些实施例中，通过在通孔中制造侧壁以减轻或防止非期望的蚀刻来减轻和/或消除一个或多个这些问题。通过减轻或防止非期望的本文档来自技高网...

【技术保护点】
一种集成电路，包括：衬底；金属层，位于所述衬底上方；第一介电层，位于所述金属层上方，所述第一介电层具有通孔；侧壁层，位于所述通孔中，所述侧壁层包括硅化合物；第二介电层，位于所述侧壁层上方；以及超厚金属(UTM)层，位于所述通孔中，所述UTM层比所述金属层厚。

【技术特征摘要】
2013.08.16 US 13/969,3241.一种集成电路，包括：
衬底；
金属层，位于所述衬底上方；
第一介电层，位于所述金属层上方，所述第一介电层具有通孔；
侧壁层，位于所述通孔中，所述侧壁层包括硅化合物；
第二介电层，位于所述侧壁层上方；以及
超厚金属(UTM)层，位于所述通孔中，所述UTM层比所述金属层
厚。
2.根据权利要求1所述的集成电路，其中，所述侧壁层包括氮化硅
(SiN)。
3.根据权利要求1所述的集成电路，其中，所述侧壁层包括碳化硅
(SiC)。
4.根据权利要求1所述的集成电路，其中，所述侧壁层包括选自
SiCOH、多孔SiCOH、SiO2、SiOF和SiCOF的富氧Si化合物。
5.根据权利要求1所述的集成电路，还包括：
第一蚀刻停止层，位于所述金属层和所述第一介电层之间。
6.根据权利要求5所述的集成电路，其中，所述第一蚀刻停止层包括
选自SiN、SiC、氮氧化硅(SiON)、氟掺杂的硅酸盐玻璃(FSG)和低介
电常数(低K)介电材料的材料。
7.一种集成电路，包括：
衬底；
金属层，位于所述衬底上方；
第一介电层，位于所述金属层上方，所述第一介电层具有通孔；
侧壁层，位于所述通孔中，所述侧壁层包括硅化合物；
第二介电层，位于所述侧壁层上方，所述第二介电层具有位于所述通
孔上方的间隙；以及
超厚金...

【专利技术属性】
技术研发人员：吕志弘，郝静晨，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71