一种反熔丝结构制造技术

本发明专利技术涉及一种反熔丝结构，包括：NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度；编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。本发明专利技术所述反熔丝结构包括一MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。

【技术实现步骤摘要】
一种反熔丝结构
本专利技术涉及半导体领域，具体地，本专利技术涉及一种反熔丝结构。
技术介绍
随着半导体技术的不断发展，反熔丝(Ant1-fuse)技术已经吸引了很多【专利技术者】、集成电路(integrated circuits, IC)设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。 反熔丝(Ant1-fuse)的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝(blowing fuses)的熔链接方法来说，反熔丝技术是一类新型的电学器件，反熔丝最开始具有很高电阻，处于断开状态，但是当在所述反熔丝结构上施加电压，当电压超过一定程度所述反熔丝结构形成永久的通路。 反熔丝结构广泛的应用于永久性编程(permanently program)的集成电路(integrated circuits, IC)中，例如某种编程漏极器件(Certain programmable logicdevices)、专门目的而设计的集成电路(Applicat1n Specific Integrated Circuit,ASIC)，利用反熔丝结构来配置的逻辑电路和从一个标准的IC设计创建一个定制的设计，反熔丝结构可以用于编程只读存储器(programmable read-only memory, PR0M)中。 现有技术中反熔丝(Ant1-fuse)的结构如图1a和Ib所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅(amorphous silicon),利用所述反熔丝进行栅极数组的程序化,其中如图1a所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶娃(amorphous silicon)变为多晶娃(polysilicon)，处于导电状态，所述反熔丝处于“开”的状态，如图1b所示，以此进行反熔丝的程序化。另外一种反熔丝结构，中间层选用金属合金，例如钨合金、钛合金以及含硅的 I=1-Wl O 反熔丝结构在集成电路中得到广泛应用，但是反熔丝结构的长期稳定性成为反熔丝结构的一个重要问题，因为随着时间的延长，所述反熔丝结构有性能退化的趋势。 因此，虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是随着半导体技术的不断发展以及器件尺寸的不断缩小，如何保证在长时间内所述反熔丝结构具有良好的稳定性成为需要解决的问题，现有技术中的各种反熔丝结构都存在所述问题，目前没有得到很好的解决，需要对反熔丝的结构作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 本专利技术为了克服目前存在问题，提供了一种反熔丝结构，包括: NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度； 编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。 作为优选，所述NMOS晶体管的栅极和体区浮置。 作为优选，所述NMOS晶体管的栅极和源区连接到所述编程晶体管，所述NMOS晶体管的体区浮置。 作为优选，所述NMOS晶体管的栅极、源区和体区连接到所述编程晶体管。 作为优选,所述NMOS晶体管包括: 半导体衬底； 栅极结构，位于所述半导体衬底上，所述栅极结构两端下方的沟道的长度大于中间的沟道的长度； 源区和漏区位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源相连。 作为优选，所述栅极结构的两端的关键尺寸大于中间的关键尺寸。 作为优选，所述反熔丝结构还包括仅位于所述漏区内侧的LDD掺杂区。 作为优选，所述反熔丝结构还包括位于所述源区内侧的LDD掺杂区以及位于所述漏区内侧的LDD掺杂区。 作为优选，所述半导体衬底为P型半导体衬底。 作为优选，所述P型半导体衬底中形成有P阱，所述反熔丝结构设置于所述P阱上。 作为优选，所述源区和所述漏区均为N型掺杂。 作为优选，所述反熔丝结构还包括P型掺杂区，所述P型掺杂区位于所述P阱中。 作为优选，所述P型掺杂区与所述编程晶体管相连。 本专利技术所述反熔丝结构包括一 MOS晶体管，所述MOS晶体管中边缘部分的沟道长度大于中心部分的沟道的长度，相应的，所述栅极结构中两端的关键尺寸大于中间部位的关键尺寸，所述反熔丝结构编程时在所述漏区和编程晶体管上施加编程电压后，引发源区和漏区的击穿，形成通路，起到反熔丝的作用。 所述反熔丝结构中所述NMOS晶体管边缘关键尺寸较大的沟道能够保证所述边缘沟道和中间部位的沟道能够同时被击穿，实现同时的编程，有助于所述反熔丝结构得到一致的(uniform)熔断状态，实现了现有技术中在PPM级别上不能够实现的熔断速率。通过所述设置所述反熔丝结构能够解决现有技术中由于非结晶娃(amorphous silicon)和金属合金引起的反熔丝结构很难保持长期稳定的问题，改进后的反熔丝结构能够保持长时间的稳定性，具有良好的性能和良率。 【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中， 图1a-1b为现有技术中反熔丝结构处于关和开状态时的结构示意图； 图2a_2c为本专利技术一【具体实施方式】中反熔丝结构的结构示意图及电路图； 图3为本专利技术一【具体实施方式】中所述NMOS晶体管的结构示意图； 图4为本专利技术一【具体实施方式】中沟道宽度对反熔丝结构稳定性影响的示意图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述反熔丝结构。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 现在，将参照附图更本文档来自技高网...

【技术保护点】
一种反熔丝结构，包括：NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度；编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。

【技术特征摘要】
1.一种反熔丝结构，包括: NMOS晶体管，所述NMOS晶体管中边缘处的沟道长度大于中心处的沟道长度； 编程晶体管，所述NMOS晶体管中的源区与所述编程晶体管相连，所述NMOS晶体管中的漏区与编程电源相连。2.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极和体区浮置。3.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极和源区连接到所述编程晶体管，所述NMOS晶体管的体区浮置。4.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管的栅极、源区和体区连接到所述编程晶体管。5.根据权利要求1所述的反熔丝结构，其特征在于，所述NMOS晶体管包括: 半导体衬底； 栅极结构，位于所述半导体衬底上，所述栅极结构两端下方的沟道的长度大于中间的沟道的长度； 源区和漏区位于所述栅极结构的两侧，所述源区与编程晶体管相连，所述漏区与编程电源相连。6.根...

【专利技术属性】
技术研发人员：甘正浩，冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31