多芯片结构及其形成方法技术

本发明专利技术提供了一种器件，包括堆叠在一起的第一芯片和第二芯片以形成多芯片结构，其中，多个芯片结构嵌入在封装层内。该器件还包括形成在封装层的第一侧的顶面上的重分布层，其中，重分布层连接至第一芯片的有源电路和第二芯片的有源电路，并且重分布层延伸超出第一芯片和第二芯片中的至少一个边缘。本发明专利技术还提供了一种形成该器件的方法。

【技术实现步骤摘要】
本申请要求于2013年8月13日提交的标题为“Mult1-Chip Structure andMethod of Forming Same”的美国临时专利申请61/865,411号的优先权,其全部内容结合于此作为参考。
本专利技术总体涉及半导体领域，更具体地，涉及多芯片器件及其形成方法。
技术介绍
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成度的提高，半导体行业经历了快速发展。在大多数情况下，集成度的这种提高源自于半导体工艺节点的缩小(例如，将工艺节点朝着亚20nm节点缩小)。随着近期对小型化、更高速度、更大带宽以及更低功耗和延迟的需求的增长，需要更小且更富创造性的半导体管芯的封装技术。 由于半导体技术的发展，基于晶圆级封装的半导体器件已作为进一步减小半导体芯片的物理尺寸的有效替代而出现。在基于晶圆级封装的半导体器件中可能具有两种信号布线机制，即，扇入信号布线机制和扇出信号布线机制。在具有扇入信号布线机制的半导体器件中，每个管芯的输入和输出焊盘都被限制在半导体管芯封装内部的区域中。在管芯的区域受限的情况下，因为限制了输入和输出焊盘的节距，所以输入和输出焊盘的数量也受到限制。 在具有扇出信号布线机制的半导体器件中，可以在管芯的区域以外的区域内重分布管芯的输入和输出焊盘。这样，输入和输出焊盘能够将信号传播至比管芯区域更大的区域并且为互连提供额外的空间。因此，能够增加半导体器件的输入和输出焊盘的个数。 在扇出结构中，通过使用重分布层能够实施信号重分布。重分布层可将管芯区域内的输入和输出焊盘与管芯区域以外的另一个输入和输出焊盘连接，这样使得来自半导体管芯的信号可在半导体管芯封装外部传播。 模塑料层可形成在半导体管芯上方。模塑料层可由环氧基树脂等形成。模塑料层中从管芯的边缘至半导体器件的边缘的一部分通常被称为半导体器件的扇出区域。
技术实现思路
根据本专利技术的一个方面，提供了一种器件，包括:扇出结构、第一芯片、第二芯片和模塑料层。其中，扇出结构包括:重分布层，设置在扇出结构的第一侧上；介电层，设置在重分布层的上方；和多个第一凸块，设置在介电层上方并且位于扇出结构的第二侧上。第一芯片，设置在扇出结构的第一侧上方，其中，第一芯片包括连接至重分布层的多个第一通孔。第二芯片，设置在第一芯片的上方，其中，第二芯片通过多个第二凸块连接至第一芯片。模塑料层，设置在扇出结构的第一侧的上方，其中，第一芯片和第二芯片均嵌入至模塑料层内，并且第一芯片的至少一个边缘与第二芯片的相应边缘并未垂直对齐。 优选地，第二芯片的顶面暴露在模塑料层的外部。 优选地，第二芯片包括堆叠在一起的多个半导体管芯。 优选地，第二芯片的有源电路电连接至第一凸块。 优选地，该器件还包括:在第一芯片的第一中心线和第二芯片的第二中心线之间的位移。 优选地，该位移被配置为:第一芯片的一边缘与扇出结构的第一边缘对齐；以及第二芯片的一边缘与扇出结构的第二边缘对齐，并且第一边缘和第二边缘位于扇出结构的相对两侧上。 优选地，第一凸块包括焊料、铜以及它们的任意组合。 根据本专利技术的另一方面，提供了一种器件，包括:第一芯片和第二芯片，堆叠在一起以形成多芯片结构，其中，多芯片结构嵌入在封装层内，并且第一芯片的至少一个边缘与第二芯片的相应边缘并未垂直对齐；重分布层，设置在封装层的第一侧的顶面上，其中，重分布层连接至第一芯片的有源电路和第二芯片的有源电路，同时，重分布层延伸超出第一芯片和第二芯片中的至少一个边缘；以及多个导电凸块，设置在重分布层的上方并且连接至重分布层。 优选地，该器件还包括:介电层，设置在多个导电凸块和封装层的第一侧的顶面之间。 优选地，该器件还包括:多个凸块，设置在第一芯片和第二芯片之间。 优选地，多芯片结构的顶面暴露在封装层的第二侧的外部。 优选地，第二芯片包括堆叠在一起的多个半导体管芯。 优选地，第一芯片和第二芯片被配置为:第一芯片位移至封装层的第一边缘；以及第二芯片位移至封装层的第二边缘，其中，第一边缘和第二边缘位于封装层的相对两侧上。 优选地,第一芯片的一边缘与封装层的第一边缘对齐；以及第二芯片的一边缘与封装层的第二边缘对齐。 根据本专利技术的另一方面，提供了一种方法，包括:通过粘合层将多个堆叠的半导体管芯附接在载具上；在多个堆叠的半导体管芯的顶面上安装半导体芯片；在载具上方形成模塑料层，其中，多个堆叠的半导体管芯和半导体芯片均嵌入在模塑料层内，并且多个堆叠的半导体管芯的至少一个边缘与半导体芯片的相应边缘并未垂直对齐；研磨模塑料层，直至暴露出半导体芯片的表面；在半导体芯片的表面上形成重分布层；以及在重分布层上方形成多个导电凸块。 优选地，该方法还包括:在半导体芯片的表面上形成重分布层，其中，重分布层延伸超出半导体芯片的一个边缘；以及重分布层延伸超出多个堆叠的半导体管芯的一个边缘。 优选地，该方法还包括:将半导体芯片附接在多个堆叠的半导体管芯上；以及应用回流工艺，使得半导体芯片接合在多个堆叠的半导体管芯的顶面上以形成多芯片结构。 优选地，该方法还包括:在重分布层上沉积介电层。 优选地，该方法还包括:在介电层中形成多个凸块下金属化(UBM)结构；以及在UBM结构上方形成多个导电凸块。 优选地，堆叠的半导体管芯是存储器电路；以及半导体芯片包括逻辑电路。 【附图说明】 为了更全面地理解本专利技术及其优势，现将结合附图所进行的描述作为参考，其中: 图1示出了根据本专利技术不同实施例的多芯片半导体器件的截面图； 图2至图9示出了根据本专利技术不同实施例的制造图1所示的多芯片半导体器件的中间步骤； 图2示出了根据本专利技术不同实施例的在载具上安装第一芯片之后的半导体器件的截面图； 图3示出了根据本专利技术不同实施例的图2所示的半导体器件在第一芯片上安装第二芯片之后的截面图； 图4示出了根据本专利技术不同实施例的图3所示的半导体器件在载具上方形成封装层之后的截面图； 图5示出了根据本专利技术不同实施例的图4所示的半导体器件在将研磨工艺应用于封装层的顶面之后的截面图； 图6示出了根据本专利技术不同实施例的图5所示的半导体器件在封装层的顶部上形成重分布层之后的截面图； 图7示出了根据本专利技术不同实施例的图6所示的半导体器件在封装层的顶部上形成介电层之后的截面图； 图8示出了根据本专利技术不同实施例的图7所示的半导体器件在形成多个UBM结构和互连凸块之后的截面图； 图9示出了根据本专利技术不同实施例的从半导体器件上去除载具的工艺；以及 图10至图20示出了根据本专利技术不同实施例的多芯片半导体器件的其他示例性实施例。 除非另有说明，否则不同附图中的相应字符和符号通常指代相应部件。绘制附图以清楚地示出不同实施例的相关方面而无需按比例绘制附图。 【具体实施方式】 下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。 将结合具体环境中的实施例(即，具有扇出结构的多芯片半导体器件)来描述本专利技术。然而，本专利技术的实施例也可应用于各种半导体器件和封装件。在下文中，本文档来自技高网...

【技术保护点】
一种器件，包括：扇出结构，包括：重分布层，设置在所述扇出结构的第一侧上；介电层，设置在所述重分布层的上方；和多个第一凸块，设置在所述介电层上方并且位于所述扇出结构的第二侧上；第一芯片，设置在所述扇出结构的第一侧上方，其中，所述第一芯片包括连接至所述重分布层的多个第一通孔；第二芯片，设置在所述第一芯片的上方，其中，所述第二芯片通过多个第二凸块连接至所述第一芯片；以及模塑料层，设置在所述扇出结构的第一侧的上方，其中，所述第一芯片和所述第二芯片均嵌入至所述模塑料层内，并且所述第一芯片的至少一个边缘与所述第二芯片的相应边缘并未垂直对齐。

【技术特征摘要】
2013.08.13 US 61/865,411;2014.02.11 US 14/177,9471.一种器件，包括: 扇出结构，包括: 重分布层，设置在所述扇出结构的第一侧上； 介电层，设置在所述重分布层的上方；和 多个第一凸块，设置在所述介电层上方并且位于所述扇出结构的第二侧上； 第一芯片，设置在所述扇出结构的第一侧上方，其中，所述第一芯片包括连接至所述重分布层的多个第一通孔； 第二芯片，设置在所述第一芯片的上方，其中， 所述第二芯片通过多个第二凸块连接至所述第一芯片；以及 模塑料层，设置在所述扇出结构的第一侧的上方，其中，所述第一芯片和所述第二芯片均嵌入至所述模塑料层内，并且所述第一芯片的至少一个边缘与所述第二芯片的相应边缘并未垂直对齐。2.根据权利要求1所述的器件，其中，所述第二芯片的顶面暴露在所述模塑料层的外部。3.根据权利要求1所述的器件，其中，所述第二芯片包括堆叠在一起的多个半导体管-!-HΛ ο4.根据权利要求1所述的器件，其中，所述第二芯片的有源电路电连接至所述第一凸块。5.根据权利要求1所述的器件，还包括: 在所述第一芯片的第一中心线和所述第二芯片的第二中心线之间的位移。6.根据权利要求5所述的器件，其中， 所述位移被配置为: 所述第一芯片的一边缘与所述扇...

【专利技术属性】
技术研发人员：余振华，叶德强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71