一种多片式高压驱动电路制造技术

本发明专利技术提供了一种多片式高压驱动电路，属于半导体功率器件技术领域。包括低端电路、横向功率器件、高端电路、键合金属线、第一芯片、第二芯片，所述低端电路和横向功率器件集成在第一芯片上，第一芯片的衬底具有逻辑地电位，高端电路集成在第二芯片上，第二芯片的衬底具有浮动地电位，第一芯片和第二芯片通过键合金属线连接，键合金属线连接横向功率器件的高压端和高端电路。本发明专利技术通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响；本发明专利技术电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时高端电路区域所集成的芯片衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种多片式高压驱动电路，属于半导体功率器件
。包括低端电路、横向功率器件、高端电路、键合金属线、第一芯片、第二芯片，所述低端电路和横向功率器件集成在第一芯片上，第一芯片的衬底具有逻辑地电位，高端电路集成在第二芯片上，第二芯片的衬底具有浮动地电位，第一芯片和第二芯片通过键合金属线连接，键合金属线连接横向功率器件的高压端和高端电路。本专利技术通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响；本专利技术电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时高端电路区域所集成的芯片衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通。【专利说明】—种多片式高压驱动电路
该专利技术属于半导体功率器件
，具体涉及一种多片式高压驱动电路。
技术介绍
功率集成电路已经在通信、电源管理、马达控制等领域取得巨大的发展，并将继续受到更广泛的关注。功率集成电路将高压器件与低压控制电路集成在一起带来一系列好处的同时，对电路设计也带来严峻的挑战。 随着集成度的增高，以及更高的互连电压要求，具有高电位的高压互连线(Highvoltage Interconnect1n,简称HVI)在跨过横向双扩散金属氧化物半导体场效应晶体管LDMOS(Lateral Double-Diffused M0SFET)等高压器件与隔离区的表面局部区域时，会导致电力线局部集中，在器件的表面产生场致电荷，使表面电场急剧增大，严重影响器件的击穿电压。传统的高压互连电路常常使用浮空场板或厚氧化层等方法来屏蔽高压线对器件耐压的有害影响。传统的具有高压互连的高压驱动电路结构如图1所示，其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是高端电路，其地电位为浮动地，4是高压互连金属线，5是电路集成的芯片。在这种传统结构中，低端电路、横向功率器件、高端电路位于同一芯片中，而高压互连金属线连接了起电平位移作用的横向功率器件的高压端与基于浮动地的高端电路，因此具有较高电位，当高压互连金属线跨过高压结终端表面时，会在器件表面产生场致电荷，导致低电位区域的电力线局部集中，抑制功率器件漂移区的耗尽，使器件在漂移区未完全耗尽时发生雪崩击穿，导致器件耐压严重降低。 图2为使用传统结构的高压驱动电路结构剖面图，以N型沟道LDMOS为例，其中201为LDMOS的源区，202为LDMOS的漏区，203为P型隔离区，204为P型衬底，205是高压互连线，206是N型外延层，207是LDMOS的P型阱区，208是LDMOS的栅极，209是高端电路区域PMOS的源区，210是高端电路区域PMOS的栅极，211是高端电路区域PMOS的漏区，212是高端电路区域NMOS的源区，213是高端电路区域NMOS的栅极，214是高端电路区域匪OS的漏区，215是高端电路区域NMOS的P型阱区，216是高端电路区域的电源电位区，217是高端电路区域的地电位区，218是高端电路区域中的N型埋层。在该结构中，LDMOS的外延层与漏区相连，高端电路区域的外延层与高端电路的电源电位相连。当连接到LDMOS栅极的低端电路输出信号使LDMOS开启时，LDMOS的漏区电位将低于高端电路区域的电源电位，夕卜延层中会出现漏电。为保证后级电路正常工作，传统结构在外延层中增加P型隔离区，防止LDMOS与高端电路区域、低端电路区域与高端电路区域之间出现漏电。同时，由于在该结构中，低端电路、LDMOS和高端电路位于同一芯片，即低端电路区域的衬底与高端电路区域的衬底相连，因此高端电路区域的衬底具有逻辑的地电位，而高端电路区域中的器件工作电压通常较高，表面的P型阱区、N型外延层与P型衬底之间会发生PNP穿通，影响器件的正常工作。为了防止该垂直方向的穿通，传统结构中采用外延工艺，使用较厚的外延层或薄外延配合重掺杂N型埋层的结构，并使用高阻衬底材料防止高端电路区域的PNP穿通。
技术实现思路
本专利技术针对
技术介绍
存在的缺陷，提供了一种多片式高压驱动电路，本专利技术将电路中的高端电路与低端电路分别集成在不同的芯片中，通过芯片之间的键合金属线完成互连功能，即通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响。多片式的电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时，由于高端电路区域所集成的芯片的衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通，使高端电路可以使用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式来实现CMOS工艺的阱区，而不需要高阻衬底材料及外延工序，有效节省了制造成本，降低了工艺复杂度。 本专利技术的技术方案如下: —种多片式高压驱动电路，包括低端电路1、横向功率器件2、高端电路3、键合金属线6、第一芯片7、第二芯片8,所述低端电路I和横向功率器件2集成在第一芯片7上,第一芯片7的衬底具有逻辑地电位，高端电路3集成在第二芯片8上，第二芯片8的衬底具有浮动地电位，第一芯片7和第二芯片8通过键合金属线6连接，键合金属线6连接横向功率器件2的高压端和高端电路。 进一步地，所述低端电路I和横向功率器件2还可以分别集成在不同的芯片上，横向功率器件集成在第三芯片9上，低端电路I集成在第四芯片10上，所述键合金属线6连接横向功率器件2的高压端和高端电路，所述第二键合金属线11连接横向功率器件的低压端和低端电路，所述低端电路的地电位为逻辑地，所述高端电路的地电位为浮动地。 进一步地，所述横向功率器件的数目为I或2，所述横向功率器件的结构包括单RESURF(REduced SURface Field，表面场降低技术)LDM0S、双 RESURF LDMOS 或 3D RESURFLDMOS等横向功率器件。 其中，高端电路3采用标准CMOS (互补型金属氧化物半导体)集成工艺实现，采用常规衬底材料，利用注入扩散的方式实现CMOS工艺的阱区。 本专利技术的有益效果为: 1、本专利技术提供的多片式高压驱动电路可以用于具有高压互连结构的电路中，使用键合金属线作为高压互连线，互连线与器件表面的距离相比传统结构大大增加，降低了互连线电位对器件耐压的不利影响。 2、本专利技术将低端电路、横向功率器件和高端电路集成在不同的芯片上，相比传统的单片式集成结构，避免了高端电路区域与用于电平位移的横向功率器件之间、高端电路区域与低端电路区域之间的漏电。 3、本专利技术中高端电路集成在第二芯片8上，其衬底电位是浮动地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通，使高端电路可以使用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式形成阱区，而不需要高阻衬底材料及外延工序，有效节省了制造成本，降低了工艺复杂度。 【专利附图】【附图说明】 图1为传统的高压驱动电路结构； 图2为传统的高压驱动电路结构的剖面图； 图3为本专利技术提供的一种高压驱动电路结构； 图4为本专利技术提供的一种高压驱动电路结构的剖面图； 图5为本专利技术提供的一种高压驱动电路结构； 图6为本专利技术提供的一种高压驱动电路结构； 图7为本专利技术提供的一种高压驱动电路结本文档来自技高网...

【技术保护点】
一种多片式高压驱动电路，包括低端电路(1)、横向功率器件(2)、高端电路(3)、键合金属线(6)、第一芯片(7)、第二芯片(8)，所述低端电路(1)和横向功率器件(2)集成在第一芯片(7)上，第一芯片(7)的衬底具有逻辑地电位，高端电路(3)集成在第二芯片(8)上，第二芯片(8)的衬底具有浮动地电位，第一芯片(7)和第二芯片(8)通过键合金属线(6)连接，键合金属线(6)连接横向功率器件(2)的高压端和高端电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，张昕，马金荣，齐钊，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51