基于二极管选通的相变存储器的数据读出电路及读出方法技术

本发明专利技术提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，读电路工作电压产生电路，稳压缓冲电路，读电路以及电平转换电路。本发明专利技术的基于二极管选通的相变存储器的数据读出电路及读出方法，通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。

【技术实现步骤摘要】
基于二极管选通的相变存储器的数据读出电路及读出方法
本专利技术涉及微电子
，特别是涉及一种基于二极管选通的相变存储器的数据读出电路及读出方法。
技术介绍
相变存储器，是一种新型的阻变式非易失性半导体存储器，它以硫系化合物材料为存储介质，利用加工到纳米尺寸的相变材料在多晶态(材料呈低阻状态)与非晶态(材料呈高阻状态)时不同的电阻状态来实现数据的存储。相变存储器是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，它一般是指硫系化合物随机存储器，又被称作奥弗辛斯基电效应统一存储器。相变存储器作为一种新的存储器，由于其读写速度快，可擦写耐久性高，保持信息时间长，低功耗，非挥发等特性，特别是随着加工技术和存储单元的尺寸缩小到纳米数量级时相变存储器的这些特性也变得越来越突出，因此它被业界认为是最有发展潜力的下一代存储器。相变存储器的基本相变存储单元由相变材料介质单元和选通开关单元组成。其中，相变存储器选通器件实现着存储阵列特定存储单元被选择进行读写的开关操作功能，目前被应用的选通器件包括BJT、MOSFET晶体管以及垂直Diode(二极管)。其中Diode作为选通管时因其极高的电流密度所能实现的工艺最高极限的4F2单元面积，极具应用潜力。相变存储器中存储的数据(即相变单元的晶态或非晶态)要通过数据读出电路读取，考虑到其呈现出来的直观特性为低阻或高阻态，因此，相变存储器都是通过在读使能信号及读电路的控制下，向相变存储器存储单元输入较小量值的电流或者电压，然后测量相变存储单元上的电压值或电流值来实现的。数据读出电路通过发送一个极低的电流值(电压值)给相变存储单元，此时读取位线的电压(电流)，如果位线电压较高(电流较小)则表示相变单元为高阻态，即“1”；如果位线电压较低(电流较大)则表示相变单元为低阻态，即“0”。然而，在读的过程中，当有电流流过相变存储单元时，相变存储单元会产生焦耳热，当焦耳热的功率大于单元的散热效率时，这种热效应会影响相变存储单元的基本状态；同时，当相变存储单元两端电压差超过某一个阈值时，相变材料内部载流子会发生击穿效应，载流子突然增加，从而表现出低阻的特性，而此时材料本身并没有发生相变。上述两个现象即所谓的读破坏现象。为了克服以上缺点，读出电路通常通过钳位的方式强制读操作，使被选中的相变存储单元所在位线的电压小于相变材料的阈值电压，从而避免读破坏现象的产生。对于基于MOSFET晶体管选通的相变存储器，由于读出电流通常很小，选通开关在开启时几乎不产生压降，因此位线可以轻松地被钳位在阈值电压以内(该电压通常在0.5V以内)，且此时数据读出电路中的各元器件仍可以工作在正常的区域。然而，对于基于二极管选通的相变存储器，由于二极管自身的压降，数据读出时位线电压被抬高到(VGST+VTHDiode)，其中VTHDiode为开启二极管的阈值电压，从而导致位线电压过高，无法完成快速钳位，数据读出速度较慢。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于解决现有技术中基于二极管选通的相变存储器数据读出速度较慢、出现读破坏等的问题。为实现上述目的及其他相关目的，本专利技术提供一种基于二极管选通的相变存储器的数据读出电路，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，用于在导通时产生理想读电流；读电路工作电压产生电路，连接于所述虚拟单元，用于在所述虚拟单元产生理想读电流时产生读电路工作电压；稳压缓冲电路，连接于所述读电路工作电压产生电路，用于将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；读电路，连接于所述稳压缓冲电路和所述被选中的相变存储单元，用于在所述稳压缓冲电路产生读出电压时，对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；电平转换电路，连接于所述读电路，用于将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。优选地，所述读电路工作电压产生电路至少包括：第一PMOS管；其中，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的漏极还与所述虚拟单元连接，所述第一PMOS管的源极接入一电源电压，所述第一PMOS管的源极与所述电源电压之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；所述稳压缓冲电路至少包括：模拟缓冲器；其中，所述模拟缓冲器的正输入端与所述第一节点连接，所述模拟缓冲器的负输入端与其输出端连接，所述模拟缓冲器的输出端还与所述读电路连接，所述读出电压为所述模拟缓冲器的输出端处的电压。优选地，所述读电路工作电压产生电路至少包括：两组电流镜，其中一组电流镜由第一PMOS管和第二PMOS管组成，另一组电流镜由第三PMOS管和第四PMOS管组成；其中，所述第一PMOS管的源极和第二PMOS管的源极均接入一电源电压，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的栅极还与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极还与所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极接地，所述第四PMOS管的栅极还与其漏极连接，所述第四PMOS管的漏极还与所述虚拟单元连接；所述第二PMOS管的漏极与所述第四PMOS管的源极之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；所述稳压缓冲电路至少包括：运算放大器、第五PMOS管和稳压电阻；其中，所述运算放大器的负输入端与所述第一节点连接，所述运算放大器的正输入端与所述第五PMOS管的漏极连接，所述运算放大器的输出端与所述第五PMOS管的栅极连接，所述第五PMOS管的源极接入所述电源电压，所述第五PMOS管的漏极还与所述稳压电阻连接后接地，所述读出电压为所述第五PMOS管的漏极处的电压。优选地，所述读电路至少包括：两组电流镜，其中一组电流镜由第六PMOS管和第七PMOS管组成，另一组电流镜由第一NMOS管和第二NMOS管组成；其中，所述第六PMOS管的源极、所述第七PMOS管的源极和所述第二NMOS管的漏极均与所述稳压缓冲电路连接；所述第六PMOS管的栅极与其漏极连接，所述第六PMOS管的栅极还与所述第七PMOS管的栅极连接，所述第六PMOS管的漏极连接所述被选中的相变存储单元，所述第七PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的栅极与所述第二NMOS管的栅极连接，所述第二NMOS管的栅极还与其漏极连接，所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述参考读电流为流入所述第二NMOS管的漏极的电流，所述第七PMOS管的漏极与所述第一NMOS管的漏极之间形成第本文档来自技高网...

【技术保护点】
一种基于二极管选通的相变存储器的数据读出电路，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其特征在于，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，用于在导通时产生理想读电流；读电路工作电压产生电路，连接于所述虚拟单元，用于在所述虚拟单元产生理想读电流时产生读电路工作电压；稳压缓冲电路，连接于所述读电路工作电压产生电路，用于将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；读电路，连接于所述稳压缓冲电路和所述被选中的相变存储单元，用于在所述稳压缓冲电路产生读出电压时，对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；电平转换电路，连接于所述读电路，用于将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。

【技术特征摘要】
1.一种基于二极管选通的相变存储器的数据读出电路，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其特征在于，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，用于在导通时产生理想读电流，其中，所述理想读电流为不至于引起所述被选中的相变存储单元发生相变的安全读取电流；读电路工作电压产生电路，连接于所述虚拟单元，用于在所述虚拟单元产生理想读电流时产生读电路工作电压；稳压缓冲电路，连接于所述读电路工作电压产生电路，用于将所述读电路工作电压产生电路产生的读电路工作电压进行稳压缓冲，以产生读出电压；读电路，连接于所述稳压缓冲电路和所述被选中的相变存储单元，用于在所述稳压缓冲电路产生读出电压时，对所述被选中的相变存储单元及其所在的位线进行充电，同时产生参考读电流，并在充电完成后根据所述被选中的相变存储单元的当前状态产生读出电流；然后将所述参考读电流和所述读出电流进行比较，以产生相变存储器读出电压信号；电平转换电路，连接于所述读电路，用于将所述读电路产生的相变存储器读出电压信号转换为能使所述相变存储器正常工作的相变存储器工作电压信号，以使所述被选中的相变存储单元的当前状态转换为数据总线能识别的电压信号，从而读取所述被选中的相变存储单元所存储的数据。2.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路工作电压产生电路至少包括：第一PMOS管；其中，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的漏极还与所述虚拟单元连接，所述第一PMOS管的源极接入一电源电压，所述第一PMOS管的源极与所述电源电压之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；所述稳压缓冲电路至少包括：模拟缓冲器；其中，所述模拟缓冲器的正输入端与所述第一节点连接，所述模拟缓冲器的负输入端与其输出端连接，所述模拟缓冲器的输出端还与所述读电路连接，所述读出电压为所述模拟缓冲器的输出端处的电压。3.根据权利要求1所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路工作电压产生电路至少包括：两组电流镜，其中一组电流镜由第一PMOS管和第二PMOS管组成，另一组电流镜由第三PMOS管和第四PMOS管组成；其中，所述第一PMOS管的源极和第二PMOS管的源极均接入一电源电压，所述第一PMOS管的漏极与其栅极连接，所述第一PMOS管的栅极还与所述第二PMOS管的栅极连接；所述第一PMOS管的漏极还与所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极接地，所述第四PMOS管的栅极还与其漏极连接，所述第四PMOS管的漏极还与所述虚拟单元连接；所述第二PMOS管的漏极与所述第四PMOS管的源极之间形成第一节点，所述读电路工作电压为所述第一节点处的电压；所述稳压缓冲电路至少包括：运算放大器、第五PMOS管和稳压电阻；其中，所述运算放大器的负输入端与所述第一节点连接，所述运算放大器的正输入端与所述第五PMOS管的漏极连接，所述运算放大器的输出端与所述第五PMOS管的栅极连接，所述第五PMOS管的源极接入所述电源电压，所述第五PMOS管的漏极还与所述稳压电阻连接后接地，所述读出电压为所述第五PMOS管的漏极处的电压。4.根据权利要求2或3所述的基于二极管选通的相变存储器的数据读出电路，其特征在于，所述读电路至少包括：两组电流镜，其中一组电流镜由第六PMOS管和第七PMOS管组成，另一组电流镜由第一NMOS管和第二NMOS管组成；其中，所述第六PMOS管的源极、所述第七PMOS管的源极和所述第二NMOS管的漏极均与所述稳压缓冲电路连接；所述第六PMOS管的栅极与其漏极连接，所述第六PMOS管的栅极还与所述第七PMOS管的栅极连接，所述第六PMOS管的漏极连接所述被选中的相变存储单元，所述第七PMOS管的漏...

【专利技术属性】
技术研发人员：李喜，闵国全，宋志棠，陈后鹏，张琪，王倩，金荣，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，上海市纳米科技与产业发展促进中心，
类型：发明
国别省市：上海;31