具有改进的写余量的存储器单元制造技术

描述了一种用于改进存储器单元的写余量的装置和系统。在一个实施例中，所述装置包括：第一电路，所述第一电路提供具有宽度的脉冲信号；以及第二电路，所述第二电路接收所述脉冲信号并为所述存储器单元产生电源，其中，所述第二电路在对应于所述脉冲信号的宽度的时间段中将所述电源的电平减小到所述存储器单元的数据保持电压电平以下。在一个实施例中，所述装置包括存储器单元的列，具有高电源节点和低电源节点；以及位于存储器单元的列中的电荷共享电路，所述电荷共享电路耦合到高和低电源节点，所述电荷共享电路用于减小直流(DC)功耗。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】描述了一种用于改进存储器单元的写余量的装置和系统。在一个实施例中，所述装置包括：第一电路，所述第一电路提供具有宽度的脉冲信号；以及第二电路，所述第二电路接收所述脉冲信号并为所述存储器单元产生电源，其中，所述第二电路在对应于所述脉冲信号的宽度的时间段中将所述电源的电平减小到所述存储器单元的数据保持电压电平以下。在一个实施例中，所述装置包括存储器单元的列，具有高电源节点和低电源节点；以及位于存储器单元的列中的电荷共享电路，所述电荷共享电路耦合到高和低电源节点，所述电荷共享电路用于减小直流(DC)功耗。【专利说明】具有改进的写余量的存储器单元
技术介绍
减小为写操作(或在写操作期间)所选择的存储器的列的存储器单元电源电压电平改进了写余量。但减小电源电压电平可能导致数据丢失。 【专利附图】【附图说明】 依据以下给出的详细说明和本公开内容的多个实施例的附图将更充分地理解本公开内容的实施例，但这不应理解为将本公开内容限制于特定实施例，而仅是用于解释和理解。 图1是根据本公开内容的一个实施例的用以动态调整存储器单元的电源的高级方框图。 图2是根据本公开内容的一个实施例的高级方框图的电路实现方式。 图3是示出根据本公开内容的一个实施例的电路实现方式的操作的曲线图，其中，在写操作过程中电源动态地坍塌(collapse)。 图4A是示出根据本公开内容的一个实施例的未选择的存储器单元的节点的瞬态特性的曲线图。 图4B是示出根据本公开内容的一个实施例的未选择的存储器单元的节点的瞬态特性的曲线图。 图4C是示出根据本公开内容的一个实施例的所选择的存储器单元102的节点的瞬态特性的曲线图。 图5示出了根据本公开内容的另一个实施例的阵列中的存储器单元的列，具有用于在写操作期间动态地坍塌电源电压的电路。 图6是根据本公开内容的一个实施例的具有用于调整在存储器单元的电源节点的电压电平的电荷共享电路的方框图。 图7是根据本公开内容的一个实施例的用于调整在存储器单元的电源节点的电压电平的电荷共享电路的电路实现方式。 图8是根据本公开内容的另一个实施例的用于调整在存储器单元的电源节点的电压电平的电荷共享电路的电路实现方式。 图9是根据本公开内容的另一个实施例的信号的时序图。 图10是示出根据本公开内容的一个实施例的电荷共享电路的操作的曲线图，其中，在写操作过程中动态地坍塌电源。 图11是根据本公开内容的一个实施例的电荷共享电路，电荷共享电路的占用面积与存储器单元的占用面积实质上相等。 图12是根据本公开内容的一个实施例的存储器单元的列，具有位于存储器单元的列中的电荷共享电路。 图13是根据本公开内容的一个实施例的包括具有存储器单元的处理器的智能设备的系统级图，存储器单元具有电荷共享电路和/或用于动态地坍塌电源电压的电路。 【具体实施方式】 在典型的六晶体管(6T)静态随机存取存储器(SRAM)中，增大P型晶体管(例如PM0S)电流可能引起SRAM单元的减小的写余量，这起因于在传输门η型晶体管(例如图2的NMOS晶体管ΜΝ6)与上拉P型晶体管(例如图2的PMOS晶体管MP4)之间恶化的竞争(content1n)。减小的写余量限制了为了低电压操作的SRAM最小操作电压的缩放(即减小)。在写操作过程中减小SRAM单元电源电压(Vcc_cell)可以减小在上拉PMOS (例如图2的MP4)晶体管与传输门NMOS(例如图2的MN6)晶体管之间的竞争。但这种电压降落技术受到SRAM单元的数据保持电压(DRV)的限制，其中，Vcc_cell需要保持在DRV以上，以避免数据保持失败。 术语“写余量”在本文中通常指代存储器单元的最小电压余量，低于它，存储器单元就无法可靠地进行写操作。 术语“数据保持电压”在本文中通常指代用于存储器单元的电压电平，低于它，存储器单元就丢失其存储的值。 本文所述的是一种装置和系统，用于通过在写操作期间在可编程的或固定的(即预定的)持续时间中动态减小存储器单元的电源电平来改进存储器单元(例如6T SRAM)写余量。在一个实施例中，在不丢失其他未选择的单元(即没有选择用于写操作的存储器单元)中的数据的情况下，将用于电源的电压电平降低到零。由于改进了用于存储器单元的写余量，即写余量增大，本文所述的实施例允许存储器单元在比传统存储器单元低得多的电源电压电平操作。 本文所述实施例允许存储器单元(例如6T SRAM)在不引起数据保持失败的情况下，维持低于DRV的瞬态Vcc_cell降落。例如，Vcc_cell可以降低到低于DRV 300mV以下。在这种实施例中，瞬态电压降落的持续时间Td可以保持低于阈值时间(Td_maX)。数据保持的这个动态特性允许存储器单元以比传统Vcc_cell降落深得多的Vcc_cell降落操作，在很少或不影响数据保持和度稳定性的情况下，消除或减小在传输门晶体管(图2的MN6)与上拉晶体管(图2的MP4)之间的竞争。借助本文所述的实施例可以设想未列出的其他技术效果。 参考工艺的术语“缩放”通常指代将电路设计和布局从一个工艺技术转移到另一个工艺技术。 在以下说明中，论述了多个细节以提供对本公开内容的实施例的更透彻的解释。但对于本领域技术人员来说，显然，可以无需这些特定细节来实践本公开内容的实施例。在其他实例中，以方框图形式而非详细地显示了公知的结构和设备，以避免使得本公开内容的实施例模糊不清。 注意，在实施例的相应附图中，以线来表示信号。一些线可以较粗，用以指示更多的组成信号路径，和/或在一端或多端具有箭头，用以指示主要信息流动方向。这种指示并非旨在是限制性的。相反，结合一个或多个示例性实施例来使用线，以便更易于理解电路或逻辑单元。按照设计需要或偏好所规定的，任何所表示的信号都可以实际上包括一个或多个信号，其可以在任意方向上进行，并可以以任何适合类型的信号方案来实施。 在本说明书和权利要求书的通篇中，术语“连接的”表示在相连接的物体之间的直接电连接，没有任何中间设备。术语“耦合的”表示在相连接的物体之间的直接电连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示一个或多个无源和/或有源组件，它们被布置为相互协作以提供期望的功能。属于“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一”和“这个”的含义包括复数参考。“在……中”的含义包括“在……中”和“在……上”。 除非另有指明，如本文所用的，用以说明共同对象的序数词“第一”、“第二”、和“第三”等的使用仅仅指示参考了相似对象的不同实例，并非旨在暗示如此说明的对象必须在时间、空间、排序或以任何其他方式处于给定顺序中。 术语“实质上”在本文指代在目标的10%以内。 对于本文所述的实施例来说，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端。源极和漏极端可以是相同的端子，在本文中可以互换地使用。本领域技术人员会意识到，在不脱离本公开内容的范围的情况下，可以使用其他晶体管，例如双极结型晶体管一 BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语“丽”在本文指示η型晶体管(例如NMOS、NPN BJT等)，术语“ΜΡ本文档来自技高网...

【技术保护点】
一种用于改进存储器单元的写余量的装置，所述装置包括：第一电路，所述第一电路提供具有宽度的脉冲信号；以及第二电路，所述第二电路接收所述脉冲信号并为所述存储器单元产生电源，其中，所述第二电路在与所述脉冲信号的所述宽度相对应的时间段中将所述电源的电平减小到所述存储器单元的数据保持电压电平以下。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：王奕，M·M·黑勒亚，F·哈姆扎奥卢，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US