使用与串联连接的P型MOS器件并联的串联连接的N型MOS器件的双向开关制造技术

双向开关电路包括与共同源极端子串联连接的一对N型MOS器件，以及与共同源极端子串联连接的一对P型MOS器件。在包括开关电路的第一输入/输出(I/O)点与第一个N型器件的漏极连接且与第一个P型器件的漏极连接的配置中，串联连接的N型器件与串联连接的P型器件并联连接。并联配置还包括开关电路的第二I/O点与第二个N型器件的漏极连接且与第二个P型器件的漏极连接。

【技术实现步骤摘要】
【国外来华专利技术】使用与串联连接的P型MOS器件并联的串联连接的N型MOS器件的双向开关相关申请的交叉引用本申请要求在35U.S.C.§119(e)下享有美国临时专利申请No.61/613,269和美国临时专利申请No.61/613,260的利益，这两个申请都递交于2012年3月20日，其全文的内容通过引用合并于此。
技术介绍
两个NDMOS器件能够能够串联连接，以使它们的源极彼此连接且使它们的栅极彼此连接以形成NDMOS开关。两个PDMOS器件也能够串联连接，以使它们的源极彼此连接且使它们的栅极彼此连接而形成PDMOS开关。然而，从未使用串联连接的NDMOS和串联连接的PDMOS器件的组合来形成开关。这两种类型的串联连接没有结合成单个开关的原因在于，在常规的DMOS制造过程中，一种器件类型不得不使其源极与硅基板联接。例如，在P型硅基板中，每个NDMOS器件不得不使其源极与基板连接。类似地，在N型硅基板中，每个PDMOS器件不得不使其源极与基板连接。因此，需要多种工艺(例如，常规的NDMOS工艺加上常规的PDMOS工艺)来形成具有两种类型的串联连接的单个开关，这将是成本高且费时的。由于两种类型的串联连接不会一起使用，所以也没有将两种类型的串联连接的并联配置认为是可行的或实用的。已经开发了允许DMOS器件的源极处于不同于基板的电位的新工艺，从而允许在同一工艺中两个NDMOS和PDMOS的串联连接。因此，有可能通过较低的花费来制造包括两种类型的串联连接的电路，诸如本专利技术的双向开关。
技术实现思路
在一个实施方案中，利用与一对串联连接的P型MOS器件并联连接的一对串联连接的N型MOS器件来形成双向开关。在第二实施方案中，双向开关是一种包括与一对串联连接的PDMOS器件并联连接的一对串联连接的NDMOS器件的DMOS开关。依照第二实施方案的双向DMOS开关的一个优势在于，开关允许轨到轨操作，而无需使用电荷泵，例如，产生用于常规DMOS开关的栅极电压的电荷泵。为了支持轨到轨操作，电荷泵产生超过最大容许输入信号的供电电压，从而保持常规DMOS开关接通。按此方式使用电荷泵的缺点包括高的供电电流和慢的切换速度。本专利技术的DMOS开关避免了这些缺点。附图说明图1示出了根据本专利技术的示例性实施方案的双向开关电路的示意图。具体实施方式本专利技术涉及一种利用与一对串联连接的P型MOS器件并联连接的一对串联连接的N型MOS器件来形成的双向开关。在一个实施方案中，MOS器件是DMOS器件。开关能够作为轨到轨开关而被操作，意味着开关的输入能够在正供电轨(LHI)的值和负供电轨(VSS)的值之间变化，而不会不利地影响开关操作。LHI和VSS未示于附图中并且表示产生开关输入的电路的电源。例如，LHI和VSS可以可为放大器电路供电，在输入发送到开关之前，放大器电路提升输入信号的电压电平。图1示出了根据本专利技术的示例性实施方案的DMOS开关10的示意图。开关10包括一对串联连接的PDMOS器件mp29/mp30以及一对串联连接的NDMOS器件mn47/mn48。虽然结合两个MOS器件串联连接描述了示例性实施方案，多于两个的MOS器件也可以串联连接。然而，从制造成本和性能的视角看，多于两个串联连接的MOS器件的使用既不需要，也不一定是优选的。每个串联连接形成在输入/输出(I/O)点s1与I/O点d1之间。mp29和mp30的源极连接在一起。mp29和mp30的栅极也连接在一起。类似地，mn47和mn48的源极连接在一起，mn47和mn48的栅极连接在一起。可以利用隔离工艺来形成DMOS器件mp29/mp30/mn47/mn48，其中在每个DMOS器件的硅基板中包括隔离区域以允许DMOS器件的源极区域处于与基板不同的电位，例如，处于LHI与VSS之间的任意电压。因为源极不再与基板电位关联，所以使得轨到轨操作可行。开关10是双向的，意味着s1和d1能够用于输入和输出。器件mp29/mp30/mn47/mn48是高压DMOS器件，适合于与电源电路以及在不超过常见于CMOS电路的电压下工作的其他电路一起使用。如图1所示，mp29和mn48的漏极在s1处连接在一起。mp30和mn47的漏极在d1处连接在一起。通过这种方式，串联的DMOS器件并联地连接在开关10的输入和输出之间。开关10还可以包括保护DMOS器件免于高压破坏的一个或多个保护器件。例如，开关10可以包括齐纳二极管d36/d37，其工作以分别限制mn47/mn48和mp29/mp30的最大栅极-源极电压(Vgs)。二极管d36连接在mn47/mn48的共同栅极与mn47/mn48的共同源极之间。二极管d37连接在mp29/mp30的共同栅极与mp29/mp30的共同源极之间。通过器件mp29/mp30/mn47/mn48的各自的栅极输入来同时接通和关断器件mp29/mp30/mn47/mn48，能够操作开关10。mp29/mp30的栅极标记为“pgate”且mn47/mn48的栅极标记为“ngate”。还可以基于DMOS器件的共同源极处的信号来控制开关10。具体地，信号“midp”是从对应于mp29/mp30的共同源极的节点获得的，信号“midn”是从对应于mn47/mn48的共同源极的节点获得的。下面描述了midp和midn的功能。DMOS器件对栅极-源极电压Vgs有限制。最大容许Vgs电压根据用于制造DMOS器件的制造工艺而变化。在一个实施方案中，Vgs具有近似5.5V的最大容许电压。在图1的电路中，这意味着DMOS器件的栅极电压必须参考源极电压(midp和midn，它们的值将依据输入而变化)并且被控制从而将Vgs限制到最大容许电压。在开关10中，由于存在于DMOS器件内的固有寄生二极管，源极电压跟踪施加到DMOS器件的漏极(s1或d1)的外部电压。对于NDMOS器件而言，阳极与共同源极(midn)连接，且阴极与mn48的s1连接且与mn47的d1连接。对于PDMOS器件而言，阳极与漏极连接，漏极与mp29的s1连接且与mp30的d1连接。PDMOS器件的二极管的阴极为共同源极(midp)。根据一个实施方案，要接通PDMOS器件mp29/mp30，pgate必须为比midp低的最小值Vtp(PDMOS器件的阈值电压)以及比midp低的最大值5.5V。在相同的实施方案中，要接通NDMOS器件，ngate必须为比midn高的最小值Vtn(NDMOS器件的阈值电压)以及比midn高的最大值5.5V。如果器件的接通阈值电压Vt＝Vtp＝Vtn近似为1.2V，则DC栅极电压midp-5V可以用于安全地接通PDMOS器件，同时保持在Vgs的5.5V限值内。类似地，对于NDMOS器件，栅极电压midn+5V可用于安全地接通NDMOS器件。因此，漏极-源极电压Vds可以是高压(例如，Vds＝80V)，同时允许利用更低的电压(例如，Vgs＝5.5V)使开关10接通。虽然Vgs的实际限值可以根据用于制造DMOS器件的工艺较高或较低，但是Vgs优选地保持以使其总是大致低于5.5V的最大值)。在上述实施方案中使用5VVgs的原因在于获得可能最低的导通电阻(Ron)。随着Vgs增加，Ron减小。因此，虽然1.2V是使器件接通的足够Vg本文档来自技高网...

【技术保护点】
双向开关电路，包括：一对N型MOS器件，其通过第一共同源极端子串联连接；一对P型MOS器件，其通过第二共同源极端子串联连接；以及并联配置，其包括：所述开关电路的第一输入/输出(I/O)点，其与第一个所述N型器件的漏极连接且与第一个所述P型器件的漏极连接；以及所述开关电路的第二I/O点，其与第二个所述N型器件的漏极连接且与第二个所述P型器件的漏极连接。

【技术特征摘要】
【国外来华专利技术】2012.03.20 US 61/613,260;2012.03.20 US 61/613,269;1.双向开关电路，包括：一对N型MOS器件，其通过第一共同源极端子串联连接；一对P型MOS器件，其通过第二共同源极端子串联连接；以及并联配置，其包括：所述开关电路的第一输入/输出(I/O)点，其与第一个所述N型器件的漏极连接且与第一个所述P型器件的漏极连接；以及所述开关电路的第二I/O点，其与第二个所述N型器件的漏极连接且与第二个所述P型器件的漏极连接；其中根据从所述N型MOS器件和所...

【专利技术属性】
技术研发人员：D·埃亨尼，J·O·邓拉，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US