灵活及可扩展的存储器架构制造技术

本申请涉及灵活及可扩展的存储器架构。本发明专利技术揭示存储器系统架构、存储器模块、处理系统及方法。在各种实施例中，存储器系统架构包含经配置以将信号传递到存储器装置的源。可通过具有一个以上通信路径的通信链路将至少一个存储器立方体(memory cube)耦合到所述源。所述存储器立方体可包含可操作地耦合到路由交换机的存储器装置，所述路由交换机选择性地在所述源与所述存储器装置之间传递所述信号。

【技术实现步骤摘要】
【专利摘要】本申请涉及灵活及可扩展的存储器架构。本专利技术揭示存储器系统架构、存储器模块、处理系统及方法。在各种实施例中，存储器系统架构包含经配置以将信号传递到存储器装置的源。可通过具有一个以上通信路径的通信链路将至少一个存储器立方体(memory cube)耦合到所述源。所述存储器立方体可包含可操作地耦合到路由交换机的存储器装置，所述路由交换机选择性地在所述源与所述存储器装置之间传递所述信号。【专利说明】灵活及可扩展的存储器架构本案是一件分案申请。本案的母案是国际申请号为PCT/US2009/004461、申请日为2009年8月4日、PCT申请进入中国国家阶段后申请号为200980134760.9、专利技术名称为“灵活及可扩展的存储器架构”的专利技术专利申请案。_2] 相关申请案交叉参考此专利申请案请求2008年8月5日申请的第12/186，357号美国专利申请案的优先权权益，所述专利申请案以引用的方式并入本文中。
技术介绍
计算机技术的持续进步已在各种组件(包含处理器及存储器装置)的性能方面引入众多改进。由于计算机系统中的各种组件通常以通信方式相耦合，因此通信速度及带宽要求构成重大挑战，不断增加的处理速度及带宽要求使所述挑战加剧。因此，仍紧迫需要对计算机系统进行针对处理器与存储器装置之间的增强的通信的改进。 【专利附图】【附图说明】 在下文论述中参考以下图式详细描述各种实施例。 图1是根据各种实施例的存储器系统的图解性框图。 图2是根据各种实施例的存储器系统的图解性框图。 图3是根据各种实施例的存储器系统的图解性框图。 图3A是根据各种实施例的存储器立方体的图解性框图。 图3B是根据各种实施例的存储器系统的图解性框图。 图3C是根据各种实施例的存储器系统的图解性框图。 图3D是根据各种实施例的存储器系统的图解性框图。 图4是根据各种实施例的存储器系统的图解性框图。 图5是根据各种实施例的存储器系统的图解性框图。 图6是根据各种实施例的存储器系统的图解性框图。 图7是根据各种实施例的存储器系统的图解性框图。 图8是根据各种实施例的用于存储器系统的路由交换机的部分示意图。 图9是根据各种实施例的存储器模块的部分图解性框图。 图10是根据各种实施例的用于存储器系统的路径管理器的部分图解性框图。 图11是根据各种实施例的路径管理器的部分图解性框图。 图12是根据各种实施例的存储器模块的图解性框图。 图13是根据各种实施例的存储器结构的图解性框图。 图14是描述根据各种实施例操作存储器系统的方法的流程图。 图15是根据各种实施例的处理系统的图解性框图。 【具体实施方式】 各种实施例包含存储器系统、模块、处理系统及方法。在以下描述中及在图1到图15中列举数个实施例的特定细节以提供对此些实施例的理解。然而，所属领域的技术人员将理解，可能存在额外实施例且在没有以下描述中所揭示的细节中的数个细节的情况下也可实践许多实施例。还应理解，各种实施例可实施于包含物理组件(例如“硬件”)的物理电路内，或其可使用机器可读指令(例如，“软件”)实施，或以物理组件与机器可读指令的某一组合(例如，“固件”)来实施。 图1是根据所述实施例中的一者或一者以上的存储器系统10的图解性框图。存储器系统10可包含源12，其可操作以通过通信链路16将数据传递到一个或一个以上存储器立方体14。存储器立方体14包含若干存储器装置。源12可包含(例如)较大处理系统的存储器控制器部分(图1中未显示)，所述存储器控制器部分包含管理去往及来自耦合到存储器控制器的存储器装置的信息流的电路。举例来说，存储器控制器内的电路可以可操作以执行各种存储器装置相关任务，例如存储器装置刷新、地址编码及解码、数据传送或其它已知存储器相关任务。源12可通过通信链路16耦合到存储器立方体14中的一者或一者以上。 通信链路16通常包含两个或两个以上个别互连且个别双向的通信路径(图1中未显示)，所述路径可使用串行及/或并行通信路径实施。举例来说，所述路径可包含差分信号布置，或另一选择是，还可使用单端信号布置，或可在所述路径中使用单端与差分信号对的组合。在各种实施例中，通行链路16可包含在源12与单个存储器立方体14之间延伸的两个通信路径，以使得通信链路16中的带宽约为使用单个通信路径可实现的带宽的两倍。另一选择是，所述通信路径中的选定者可用作冗余通信路径或用于提供通行能力，其中数据可在源12与在存储器立方体14的耦合链中的其它存储器立方体14之间传递。在各种实施例中，通信链路16可包含四个通信路径，与两个通信路径相比较，四个通信路径提供带宽的增加。作为替代方案，可采用四个通信路径以提供冗余通信路径及/或与呈各种布置的其它存储器立方体14进行通信，如将在下文中详细描述。在各种实施例中，所述通信路径在每一方向上包含16个巷道(全双工)，以使得在每一通信路径中存在总共32个巷道。另外，在各种实施例中，一对较窄通信路径可经优化以提供比单个较宽通信路径更佳的性能。虽然图1中未显示，但额外通信路径(例如，多点总线)可将源12耦合到其它存储器装置，或可用于将时钟信号、功率或其它额外控制信号传递到其它存储器装置。 存储器立方体14包含可通过局部链路22可操作地耦合到路由交换机20的存储器单元18。路由交换机20又耦合到通信链路16。通信链路16可包含多个通信路径。举例来说，局部链路22可包含四个或四个以上双向通信路径，不过局部链路22中可存在少于四个通信路径。存储器单元18可包含一个或一个以上离散存储器装置，例如静态存储器、动态随机存取存储器(DRAM)、扩充数据输出动态随机存取存储器(EDO DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第二代双倍数据速率同步动态随机存取存储器(DDR2SDRAM)、第三代双倍数据速率同步动态随机存取存储器(DDR3 SDRAM)、同步链路动态随机存取存储器(SLDRAM)、视频随机存取存储器(VRAM)、RAMBUS动态随机存取存储器(RDRAM)、静态随机存取存储器(SRAM)、快闪存储器以及其它已知存储器装置。 仍参考图1，路由交换机20通常可操作以选择性地将信号传递到存储器单元18及从存储器单元18传递信号且还沿通信链路16传递信号。因此，路由交换机20可进一步包含经配置以执行包组装与拆解、包错误检查、信号多路复用、缓冲以及其它所规定功能的各种电路。下文将更详细地描述路由交换机20。 存储器系统10可使用常见且通常可拆卸的电路组合件来实施，所述电路组合件可通过边缘连接器、可拆卸式插头组合件或其它已知可拆卸互连装置耦合到较大电子系统。另外，存储器系统10可实施为路由交换机20内的集成组件。另一选择是，存储器系统10可实施为较大电子系统的经制作部分。 现参考图2及图3，根据各种实施例分别显示存储器系统30及40的图解性视图。存储器系统30包含通信链路32，通信链路32包含适当地经配置以将源12耦合到存储器立方体14的第一通信路径34及第二通信路径36。因此，通信链路32允许源12与存储器立方体14之间增加的带宽通信。另一选择是，本文档来自技高网...

【技术保护点】
一种存储器系统，其包括：并联耦合到操作中的源的串联耦合的存储器立方体的第一群组以及串联耦合的存储器立方体的第二群组；以及双向通信路径，其经配置以将所述串联耦合的存储器立方体的第一群组以及串联耦合的存储器立方体的第二群组中的每一者以通信方式耦合到所述源，其中所述串联耦合的存储器立方体的第一群组除最后一个存储器立方体之外的每一存储器立方体的输出直接耦合到所述串联耦合的存储器立方体的第二群组的存储器立方体的输入。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：戴维·R·雷斯尼克，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US