阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法、显示装置，该阵列基板包括：衬底基板、栅线、数据线、薄膜晶体管和第一平坦化层，第一平坦化层上形成有过孔，过孔的部分区域与薄膜晶体管的漏极相对应，第一平坦化层的上方和过孔内形成有第一电极，第一电极的上方形成有钝化层，钝化层的上方形成有第二电极。与现有技术相比，本发明专利技术的技术方案由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔，因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积也可相应减小，像素单元的开口率会随之上升，从而可便于显示装置的高分辨率化。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种阵列基板及其制造方法、显示装置，该阵列基板包括：衬底基板、栅线、数据线、薄膜晶体管和第一平坦化层，第一平坦化层上形成有过孔，过孔的部分区域与薄膜晶体管的漏极相对应，第一平坦化层的上方和过孔内形成有第一电极，第一电极的上方形成有钝化层，钝化层的上方形成有第二电极。与现有技术相比，本专利技术的技术方案由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔，因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积也可相应减小，像素单元的开口率会随之上升，从而可便于显示装置的高分辨率化。【专利说明】阵列基板及其制造方法、显示装置
本专利技术涉及显示
，特别涉及阵列基板及其制造方法、 显示装置。
技术介绍
高级超维场转换（ADvanced Super Dimension Switch,简称ADS)模式的显不装 置具有视角宽、透过率高、清晰度高等诸多优点，故成为显示装置的一种重要模式。 图1为现有技术中ADS模式的阵列基板的俯视图；图2为图1中A-A向的剖视图， 如图1和图2所示，该阵列基板包括：衬底基板，在衬底基板1的上方形成有栅线2、数据线 11和薄膜晶体管10,栅线2和数据线11限定出像素单元，在栅线2、数据线11和薄膜晶体 管9的上方形成有第一平坦化层5,在第一平坦化层5的上方形成有第一电极7,在第一电 极7和第一平坦化层5上形成有第一过孔6,第一过孔6与薄膜晶体管10的漏极4相对应， 具体地，漏极4包括一通孔盘41 (Via Hole Pad)，第一过孔6位于通孔盘41的正上方，在第 一电极7的上方和第一过孔6内形成有钝化层8,在第一过孔6内的钝化层8上形成有第二 过孔，在钝化层8的上方和第二过孔内形成有第二电极9,第二电极9与薄膜晶体管的漏极 4中的通孔盘41连接。其中，第一平坦化层用于增大栅线2、数据线11和薄膜晶体管10与 第一电极之间的距离，以减小寄生电容栅线2、数据线11和薄膜晶体管10与第一电极之间 的寄生电容。钝化层用于使第一电极和第二之间绝缘。 需要说明的是，在利用构图工艺在第一电极7和第一平坦化层5上形成第一过孔6 时，所形成的第一过孔6的截面形状为漏斗形，因此，该第一过孔6的横截面积由下至上逐 渐增大。 在现有技术中，为保证能在位于第一过孔的底部的钝化层上能形成一定尺寸的第 二过孔，往往需要将第一过孔的最小横截面积设置的较大。由于第一过孔的最小横截面积 的增大会使得第一过孔的最大横截面积相应的增大，而在像素单元中，第一过孔的最大横 截面的区域对应设置有遮光结构，该区域不进行像素显示，因此随着第一过孔的最大横截 面积的增大，像素单元的开口率会随之下降，从而使得显示装置难以高分辨率化。
技术实现思路
本专利技术提供一种阵列基板及其制造方法、显示装置，用于解决现有技术中由于第 一平坦化层上的过孔的最大横截面积过大而导致像素的开口率较小的问题。 为实现上述目的，本专利技术提供了一种阵列基板，包括：衬底基板，所述衬底基板的 上方形成有栅线、数据线、薄膜晶体管，所述衬底基板、所述栅线、所述数据线和所述薄膜晶 体管的上方形成有第一平坦化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域 与所述薄膜晶体管的漏极相对应，所述第一平坦化层的上方和所述过孔内形成有第一电 极，所述第一电极与所述漏极连接，所述第一电极的上方形成有钝化层，所述钝化层的上方 形成有第二电极。 可选地，所述过孔内形成有第二平坦化层，所述第二平坦化层覆盖位于所述过孔 内的所述第一电极，所述钝化层位于所述第二平坦化层的上方。 可选地，所述第二平坦化层的材料为有机树脂材料。 可选地，所述过孔在坚直方向上投影部分落入所述栅线所处的区域。 为实现上述目的，本专利技术还提供了一种显示装置，包括：阵列基板，该阵列基板采 用上述的阵列基板。 为实现上述目的，本专利技术还提供了一种阵列基板的制造方法，包括： 在衬底基板的上方形成栅线、数据线和薄膜晶体管； 在所述衬底基板、所述栅线、所述数据线和所述薄膜晶体管的上方形成第一平坦 化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域与所述薄膜晶体管的漏极相 对应； 在所述第一平坦化层的上方和所述过孔内形成第一电极，所述第一电极与所述漏 极连接； 在所述第一电极的上方形成钝化层； 在所述钝化层的上方形成第二电极。 可选地，所述在第一电极的上方形成钝化层的步骤之前还包括： 在所述过孔内形成第二平坦化层，所述第二平坦化层覆盖位于所述过孔内的所述 第一电极； 所述在所述第一电极的上方形成钝化层的步骤包括： 在所述第一电极和所述第二平坦化层的上方形成所述钝化层。 可选地，所述在所述过孔内形成第二平坦化层的步骤包括： 在所述过孔内形成有机树脂材料； 对所述有机树脂材料进行平坦化处理以形成所述第二平坦化层。 可选地，所述过孔在坚直方向上投影落入所述栅线所处的区域。 本专利技术具有以下有益效果： 本专利技术提供了一种阵列基板及其制造方法、显示装置，该阵列基板中的第一电极 通过过孔与漏极连接，钝化层形成于第一电极的上方，第二电极形成于钝化层的上方。本发 明与现有技术相比，由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔， 因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积 也可相应减小，像素单元的开口率会随之上升。 【专利附图】【附图说明】 图1为现有技术中ADS模式的阵列基板的俯视图； 图2为图1中A-A向的剖视图； 图3为本专利技术实施例一提供的阵列基板的剖视图； 图4为制备图3所示的阵列基板的制造方法的流程图； 图5a?图5e为图3所示的阵列基板在制备过程中的中间结构示意图； 图6为本专利技术实施例二提供的阵列基板的俯视图； 图7为图6中B-B向的剖视图； 图8为制备图7所示的阵列基板的制造方法的流程图； 图9a?图9e为图7所示的阵列基板在制备过程中的中间结构示意图。 【具体实施方式】 为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提 供的阵列基板及其制造方法、显示装置进行详细描述。 图3为本专利技术实施例一提供的阵列基板的剖视图，如图3所示，该阵列基板为ADS 模式的阵列基板，该阵列基板包括：衬底基板1、栅线2、数据线11、薄膜晶体管10、第一平坦 化层5、第一电极7、钝化层8和第二电极9,其中，栅线2、数据线11和薄膜晶体管10形成于 衬底基板1的上方，第一平坦化层5形成于栅线2、数据线11和薄膜晶体管10和衬底基板 1的上方，第一平坦化层5上形成有过孔12,过孔12的部分区域与薄膜晶体管10的漏极4 相对应，第一电极7形成于第一平坦化层5的上方和过孔12内，第一电极7与漏极4连接， 钝化层8形成于第一电极7的上方，第二电极9形成于钝化层的上方。需要说明的是，图3 的俯视图可参见图1所示。 在本实施例中，第一电极7为像素电极，该像素电极为板状电极。第二电极9为公 共电极，该公共电极为狭缝电极。 需要说明的是，该薄膜晶体管包本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板的上方形成有栅线、数据线、薄膜晶体管，所述衬底基板、所述栅线、所述数据线和所述薄膜晶体管的上方形成有第一平坦化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域与所述薄膜晶体管的漏极相对应，所述第一平坦化层的上方和所述过孔内形成有第一电极，所述第一电极与所述漏极连接，所述第一电极的上方形成有钝化层，所述钝化层的上方形成有第二电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：金熙哲，崔贤植，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11