像素阵列制造技术

本发明专利技术公开了一种像素阵列包括多个像素单元。每一像素单元包括主动元件、主像素电极及次像素电极、信号线、分享开关元件、第一电容Cpp以及第二电容Ccc。分享开关元件的栅极与信号线电性连接。分享开关元件的源极与主动元件以及次像素电极电性连接。第一电容Cpp的一端与分享开关元件的源极以及次像素电极电性连接。第一电容Cpp的另一端与下一个像素单元的主像素电极电性连接。第二电容Ccc的一端与分享开关元件的漏极电性连接。第二电容Ccc的另一端与下一个像素单元的主像素电极电性连接。5％≦(Ccc/Cpp)≦25％。

【技术实现步骤摘要】
像素阵列
本专利技术是有关于一种电子元件阵列，且特别是有关于一种像素阵列。
技术介绍
随着液晶显示器不断地朝向大尺寸的规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不断地进步与突破。举例而言，多域垂直配向式(Multi-domainVerticalAlignment，MVA)液晶显示面板以及进阶型多域垂直配向式(AdvancedMVA，AMVA)液晶显示面板即为现行常见的广视角技术。由于进阶型多域垂直配向式(AMVA)液晶显示面板能够有效改善多域垂直配向式(MVA)液晶显示面板的色偏问题(colorwashout)。因此，高阶显示产品多采用进阶型多域垂直配向式(AMVA)液晶显示面板做为其显示面板。消费者除了要求高阶显示产品能够显示品质优良的二维画面外，更希望高阶显示产品能够提供高解析度的三维画面。为了提升高阶显示产品显示三维画面的解析度，高阶显示产品的显示面板同时采用特殊的像素阵列结构以及特殊的驱动方法，以达成之。然而，当上述高阶显示产品的显示面板切换至二维显示模式并显示全面低灰阶画面时(即显示面板的所有像素单元皆显示相同的一个低亮度时)，显示面板的特定位置上会出现不正常的亮暗线，而严重影响显示品质。
技术实现思路
本专利技术提供一种像素阵列，利用此像素阵列形成的显示面板显示品质佳。本专利技术提供一种像素阵列，包括多个像素单元，其中每一个像素单元包括扫描线以及数据线、与扫描线以及数据线电性连接的主动元件、分别与主动元件电性连接且彼此分离开来的主像素电极以及次像素电极、与扫描线平行设置的信号线、包括栅极、源极以及漏极的分享开关元件、与分享开关元件的漏极电性连接的分享电容器、第一电容Cpp以及第二电容Ccc。分享开关元件的栅极与信号线电性连接。分享开关元件的源极与主动元件以及次像素电极电性连接。第一电容Cpp的一端与分享开关元件的源极以及次像素电极电性连接。第一电容Cpp的另一端与下一个像素单元的主像素电极电性连接。第二电容Ccc的一端与分享开关元件的漏极电性连接。第二电容Ccc的另一端与下一个像素单元的主像素电极电性连接。5％≦(Ccc/Cpp)≦25％。基于上述，本专利技术一实施例的像素阵列将(Ccc/Cpp)设计在特定的5％至25％的范围内，透过第二电容电容Ccc、第一电容Cpp的自我补偿机制，下一像素单元的液晶电容上的电压便不易过度影响一像素单元的液晶电容上的电压，从而改善了现有技术中的亮暗线问题。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为本专利技术一实施例的像素阵列的示意图。图2示出图1的像素阵列切换至二维显示模式时分别输入至多条扫描线与多条信号线的多个扫描信号与多个开关信号。图3示出图1的像素阵列切换至三维显示模式时分别输入至多条扫描线与多条信号线的多个扫描信号与多个开关信号。图4示出图1的位于同一行且相邻的二个像素单元的布局图。图5为图4的二个像素单元的等效电路示意图。图6为图4的部分区域R的放大示意图。图7示出(Ccc/Cpp)与(dL/L)之间的关系。图8示出图1位于同一行且相邻的二个像素单元的另一种布局图。图9为图8的部分区域Q的放大示意图。其中，附图标记：1000：像素阵列100A～100D：像素单元102：上电极104：下电极A：重复单元C1～C6：列Cm：主储存电容器Cs：次储存电容器Ccs：分享电容器Cpp1：耦合电容Cpp2：耦合电容Cpp：第一电容Ccc：第二电容CLm、CLs：共同电压线DL+、DL-：数据线Dsh、Dm、Ds：漏极dL：亮度差的绝对值GL1～GL6：扫描线gl1～gl6：扫描信号Gsh、Gm、Gs：栅极H：时距L：亮度Pm：主像素电极Ps：次像素电极R、Q：区域R1～R5：行SL1～SL6：信号线sll～sl6：开关信号Ssh、Sm、Ss：源极S100～S300：曲线T：主动元件Tm：主主动元件Ts：次主动元件Tsh：分享开关元件x、y、z：方向具体实施方式图1为本专利技术一实施例的像素阵列的示意图。图4示出图1的位于同一行且相邻的二个像素单元的布局图(layout)。图5为图4的二个像素单元的等效电路示意图。请参照图1、图4及图5，像素阵列1000包括多个像素单元100A、100B。每一个像素单元100A包括扫描线GL3、数据线DL-、与扫描线GL3以及数据线DL-电性连接的主动元件T、分别与主动元件T电性连接且彼此分离开来的主像素电极Pm以及次像素电极Ps、与扫描线GL3平行设置的信号线SL3、具有栅极Gsh、源极Ssh与漏极Dsh的分享开关元件Tsh、分享电容器Ccs、第一电容Cpp以及第二电容Ccc。分享开关元件Tsh的栅极Gsh与信号线SL3电性连接。分享开关元件Tsh的源极Ssh与主动元件T以及次像素电极Ps电性连接。分享电容器Ccs与分享开关元件Tsh的漏极Dsh电性连接。第一电容Cpp的一端与分享开关元件Tsh的源极Ssh以及次像素电极Ps电性连接。第一电容Cpp的另一端与下一个像素单元100B的主像素电极Pm电性连接。第二电容Ccc的一端与分享开关元件Tsh的漏极Dsh电性连接。第二电容Ccc的另一端与下一个像素单元100B的主像素电极Pm电性连接。详言之，在本实施例中，主动元件T可包括具有栅极Gm、源极Sm与漏极Dm的主主动元件Tm以及具有栅极Gs、源极Ss与漏极Ds的次主动元件Ts。主主动元件Tm的漏极Dm可与主像素电极Pm电性接触。次主动元件Ts的漏极Ds可与次像素电极Ps电性接触。主主动元件Tm的源极Sm以及次主动元件Ts的源极Ss可与同一条数据线DL-电性接触。主主动元件Tm的栅极Gm以及次主动元件Ts的栅极Gs可与同一条扫描线GL3电性接触。分享开关元件Tsh的源极Ssh可与次主动元件Ts的漏极Ds、次像素电极Ps、或者同时与次主动元件Ts的漏极Ds以及次像素电极Ps电性接触。分享开关元件Tsh的栅极Gsh可与信号线SL3电性接触。分享电容器Ccs包括上电极102以及下电极104(标示于图4)，下电极104电性连接至具有共同电压的共同电压线CLs(标示于图4)，而分享开关元件Tsh的漏极Dsh电性连接至分享电容器Ccs的上电极102。在本实施例中，像素阵列1000的多个像素单元100A、100B可排列成多行以及多列。图1示出五行R1～R5以及六列C1～C6为示列，但本专利技术的像素阵列不以此为限，像素阵列的像素单元排成的行列数均可视实际需求而定。多个像素单元的数据线划分为多条第一极性数据线DL+以及多条第二极性数据线DL-。在同一时段内，分别输入第一极性数据线DL+以第二极性数据线DL-的多个数据信号的极性可相反。在本实施例中，第一极性数据线DL+为正极性数据线，而第二极性数据线DL-为负极性数据线。然而，本专利技术不限于此，在其他实施例中，第一极性数据线DL+亦可为负极性数据线，而第二极性数据线DL-亦为正极性数据线。在第一行R1的多像素单元100之中，位于第一行R1第一列C1以及位于第一行R1第二列C2的多个像素单元100A、100B中的多个主动元件T(例如主主动元件Tm与次主动元件Ts)可电性连接至对应的第一极性数据线DL+，而位于第一行R1第三列C3以及位于本文档来自技高网...

【技术保护点】
一种像素阵列，包括多个像素单元，其特征在于，每一个像素单元包括：一扫描线以及一数据线；一主动元件，与该扫描线以及该数据线电性连接；一主像素电极以及一次像素电极，分别与该主动元件电性连接，其中该主像素电极以及该次像素电极彼此分离开来；一信号线，与该扫描线平行设置；一分享开关元件，包括一栅极、一源极以及一漏极，其中该栅极与该信号线电性连接，且该源极与该主动元件以及该次像素电极电性连接；一分享电容器，与该分享开关元件的该漏极电性连接；一第一电容Cpp，该第一电容Cpp的一端与该分享开关元件的该源极以及该次像素电极电性连接，该第一电容Cpp的另一端与下一个像素单元的该主像素电极电性连接；以及一第二电容Ccc，该第二电容Ccc的一端与该分享开关元件的该漏极电性连接，该第二电容Ccc的另一端与下一个像素单元的该主像素电极电性连接，其中5％≦(Ccc/Cpp)≦25％。

【技术特征摘要】
2014.07.31 TW 1031261951.一种像素阵列，包括多个像素单元，其特征在于，每一个像素单元包括：一扫描线以及一数据线；一主主动元件，与该扫描线以及该数据线电性连接；一次主动元件，与该扫描线以及该数据线电性连接；一主像素电极以及一次像素电极，该主像素电极与该主主动元件电性连接，该次像素电极与该次主动元件电性连接，其中该主像素电极以及该次像素电极彼此分离开来；一信号线，与该扫描线平行设置；一分享开关元件，包括一栅极、一源极以及一漏极，其中该栅极与该信号线电性连接，且该源极与该主动元件以及该次像素电极电性连接；一分享电容器，与该分享开关元件的该漏极电性连接；一第一电容Cpp，该第一电容Cpp的一端与该分享开关元件的该源极以及该次像素电极电性连接，该第一电容Cpp的另一端与下一个像素单元的该主像素电极电性连接；以及一第二电容Ccc，该第二电容Ccc的一端与该分享开关元件的该漏极电性连接，该第二电容Ccc的另一端与下一个像素单元的该主像素电极电性连接，其中5％≦(Ccc/Cpp)≦25％。2.如权利要求1所述的像素阵列，其特征在于，该第一电容Cpp包括该次像素电极与下一个像素单元的主像素电极之间的一耦合电容(Cpp1)以及该分享开关元件的该源极与下一个像素单元的主像素电极之间的一耦合电容(Cpp2)的加总。3.如权利要求1所述的像素阵列，其特征在于，该第二电容Ccc包括该分享开关元件的漏极与下一个像素单元的主像素电极之间的一耦合电容。4.如权利要求1所述的像素阵列，其特征在于，10％≦(Ccc/Cpp)≦20％。5.如权利要...

【专利技术属性】
技术研发人员：林柏年，吴育庆，丁天伦，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71