一种显示装置及其晶体管阵列基板，晶体管阵列基板包括基板、多条信号线、多个晶体管、绝缘层、多个像素电极以及共用电极。这些信号线配置在基板上，其中这些信号线彼此交错。这些晶体管配置在基板上并电性连接这些信号线。绝缘层覆盖这些信号线与这些晶体管。这些像素电极形成在绝缘层上并电性连接这些晶体管。各个像素电极具有多个彼此相对的像素边缘。共用电极配置在绝缘层下并具有多个沟槽。沟槽位于其中一条像素边缘的正下方并具有一第一边缘。第一边缘沿着与其邻近的像素边缘而延伸，且这些第一边缘未被这些像素电极遮盖。
【技术实现步骤摘要】
【专利摘要】一种显示装置及其晶体管阵列基板，晶体管阵列基板包括基板、多条信号线、多个晶体管、绝缘层、多个像素电极以及共用电极。这些信号线配置在基板上，其中这些信号线彼此交错。这些晶体管配置在基板上并电性连接这些信号线。绝缘层覆盖这些信号线与这些晶体管。这些像素电极形成在绝缘层上并电性连接这些晶体管。各个像素电极具有多个彼此相对的像素边缘。共用电极配置在绝缘层下并具有多个沟槽。沟槽位于其中一条像素边缘的正下方并具有一第一边缘。第一边缘沿着与其邻近的像素边缘而延伸，且这些第一边缘未被这些像素电极遮盖。【专利说明】显示装置及其晶体管阵列基板
本专利技术涉及一种显示装置，特别是指一种液晶显示装置及其晶体管阵列基板。
技术介绍
目前的广视角(wider viewing angle)显示技术已发展出利用水平电场(horizontal electric field)来驱动液晶分子的显示器,其例如是边缘电场切换(FringeField Switching, FFS)显不器以及横向电场效应(In-Plane-Switching, IPS)显不器。 详细而言，这种类型的显示器具有多个像素电极，而这些像素电极能产生上述水平电场。利用对水平电场强度的改变可以控制液晶分子在平行于基板的平面上的偏转幅度，以使显示器的像素显示出不同的灰阶。对此，许多液晶显示器的制造厂研究如何提高上述水平电场的强度，以加大液晶分子能够偏转的幅度，从而提高显示器的液晶效率。
技术实现思路
本专利技术提供一种晶体管阵列基板，其共用电极具有多条沟槽，而这些沟槽能提高水平电场的强度。 本专利技术提供一种显示装置，其包括上述晶体管阵列基板。 本专利技术的一实施例提供一种晶体管阵列基板，包括基板、多条信号线、多个晶体管、绝缘层、多个像素电极以及共用电极。基板具有表面。多条信号线配置在表面上。各条信号线在表面上具有一信号线投影区域。多个晶体管配置在表面上，并电性连接这些信号线。绝缘层配置在这些信号线与这些晶体管上。多个像素电极形成在绝缘层上，并电性连接这些晶体管。各个像素电极的外围具有多个彼此相对的像素边缘。各个像素电极在表面上具有一像素投影区域。共用电极配置在绝缘层下，并具有多个沟槽。这些沟槽其中之一位于其中一个像素边缘的正下方，且沟槽具有一第一边缘。第一边缘沿着与其邻近的像素边缘而延伸，并在表面上具有一个投影区段。投影区段位于与其相邻的像素投影区域与信号线投影区域之间。 本专利技术的另一实施例提供一种显示装置，其包括液晶显示面板、背光模块以及电路板组件。液晶显示面板包括上述晶体管阵列基板、对向基板以及液晶层，其中液晶层配置在晶体管阵列基板与对向基板之间。背光模块电性连接液晶显示面板，而电路板组件驱动液晶显示面板显示图像画面。 基于上述，由于沟槽位在像素电极的其中一条像素边缘的正下方，且第一边缘沿着与其邻近的像素边缘而延伸，加上第一边缘在基板表面上的投影区段是位于与其相邻的像素投影区域与信号线投影区域之间，因此上述沟槽能提高像素电极所产生的水平电场的强度，以增加液晶分子能够偏转的幅度。 为了能更进一步了解本专利技术为达成既定目的所采取的技术、方法及功效，请参阅以下有关本专利技术的详细说明、图式，相信本专利技术的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本专利技术加以限制者。 【专利附图】【附图说明】 图1A是本专利技术一实施例的晶体管阵列基板的布线示意图。 图1B是图1A中沿线1-1剖面所绘示的剖面示意图。 图1C是图1A中沿线I1-1I剖面所绘示的剖面示意图。 图2A是本专利技术另一实施例的晶体管阵列基板的布线示意图。 图2B是图2A中沿线II1-1II剖面所绘示的剖面示意图。 图3是本专利技术另一实施例的晶体管阵列基板的布线示意图。 图4A是本专利技术一实施例的显示装置的立体示意图。 图4B是图4A中的显示装置的分解示意图。 图4C是图4B中液晶显示面板的剖面示意图。 【符号说明】 100、200、300、422:晶体管阵列基板 110:基板 120d、120s:信号线 130:晶体管 130c:通道层 130d:漏极 130g:栅极 130s:源极 140、240、340:共用电极 151、152:绝缘层 160、360:像素电极 160e、360e:像素边缘 160s、360s:狭槽 170:栅极绝缘层 242:电极条 400:显示装置 410:组装壳体 412、414:壳体组件 420:液晶显示面板 426:液晶层 430:电路板组件 432:硬式线路板 434:可挠式线路板 440:背光模块 424:对向基板 E11、E21、E31:第一边缘 E22、E22、E32:第二边缘 H:接触窗 H1:开口 L1、L2:距离 Pl:像素区 S1、S2、S3:沟槽 【具体实施方式】 图1A是本专利技术一实施例的晶体管阵列基板的布线示意图，而图1B是图1A中沿线1-1剖面所绘示的剖面示意图。请参阅图1A与图1B,本实施例的晶体管阵列基板100包括基板110、多条信号线120d与120s、多个晶体管130、共用电极140、绝缘层151以及多个像素电极160。基板110为透明板，其例如是玻璃板或透明塑料板(例如压克力板)，并且具有表面112，而这些信号线120d与120s以及这些晶体管130皆配置在表面112上。因此，各条信号线120d与120s在表面112上具有信号线投影区域，其形状与范围如图1A所示的信号线120d与120s。 这些信号线120d与120s电性连接这些晶体管130。具体而言，这些信号线120d可为多条彼此并列的数据线(data line)，而这些信号线120s可为多条彼此并列的扫描线(scan line)。这些信号线120d与120s彼此交错，以形成多个像素区P1。这些晶体管130分别形成在这些像素区Pl内，而各个晶体管130可皆为场效晶体管(Field-EffectTransistor,FET)。所以，各个晶体管130具有通道层(channel)130c、栅极(gate)130g、源极(source) 130s以及漏极(drain) 130d,其中这些信号线120s (即扫描线)分别连接这些栅极130g，而这些信号线120d (即数据线)分别连接这些源极。如此，信号线120d与120s能电性连接晶体管130。 绝缘层151配置在这些信号线120d、120s与这些晶体管130上。晶体管阵列基板100可还包括另一层绝缘层152，其中绝缘层152覆盖这些信号线120d、120s与这些晶体管130，并位在绝缘层151与基板110之间。绝缘层152覆盖信号线120d、120s与晶体管130，而绝缘层151覆盖绝缘层152,如图1B所示。此外，晶体管阵列基板100可还包括栅极绝缘层170 (请参阅图1B)。栅极绝缘层170形成在基板110上，并覆盖基板110、信号线120s以与门极130g。栅极绝缘层170能将栅极130g与通道层130C分开，以产生栅极电容效应(gate capacitive effect本文档来自技高网...
【技术保护点】
一种晶体管阵列基板，其特征在于，所述晶体管阵列基板包括：一基板，具有一表面；多条信号线，配置在所述表面上，各条所述信号线在所述表面上具有一信号线投影区域；多个晶体管，配置在所述表面上并电性连接所述信号线；一绝缘层，配置在所述信号线与所述晶体管上；多个像素电极，形成在所述绝缘层上并电性连接所述晶体管，各个所述像素电极的外围具有多个彼此相对的像素边缘，各个所述像素电极在所述表面上具有一像素投影区域；以及一共用电极，配置在所述绝缘层下并具有多个沟槽，所述沟槽的其中之一位于其中一个所述像素边缘的正下方，且所述沟槽具有一第一边缘，所述第一边缘沿着与所述第一边缘邻近的所述像素边缘而延伸并在所述表面上具有一个投影区段，所述投影区段位于与所述投影区段相邻的所述像素投影区域与所述信号线投影区域之间。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐毓伦，杨舜臣，李宜锦，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。