本发明专利技术提供一种基于IGZO制程的栅极驱动电路，包括：级联的多个GOA单元，第N级GOA单元包括：一上拉控制电路(100)、一上拉电路(200)、一下传电路(300)、一下拉电路(400)、一下拉保持电路(500)、一上升电路(600)，并引入第一负电位(VSS1)、第二负电位(VSS2)与第三负电位(VSS3)，该三个负电位依次降低，分别对输出端G(N)，第一节点Q(N)、第二节点P(N)，驱动信号端ST(N)做下拉处理，有效防止了电路特殊TFT漏电的问题。该基于IGZO制程的栅极驱动电路中的TFT开关的导通沟道为氧化物半导体导通沟道。
【技术实现步骤摘要】
【专利摘要】本专利技术提供一种基于IGZO制程的栅极驱动电路，包括：级联的多个GOA单元，第N级GOA单元包括：一上拉控制电路(100)、一上拉电路(200)、一下传电路(300)、一下拉电路(400)、一下拉保持电路(500)、一上升电路(600)，并引入第一负电位(VSS1)、第二负电位(VSS2)与第三负电位(VSS3)，该三个负电位依次降低，分别对输出端G(N)，第一节点Q(N)、第二节点P(N)，驱动信号端ST(N)做下拉处理，有效防止了电路特殊TFT漏电的问题。该基于IGZO制程的栅极驱动电路中的TFT开关的导通沟道为氧化物半导体导通沟道。【专利说明】基于IGZO制程的栅极驱动电路
本专利技术设计液晶显示领域，尤其涉及一种基于IGZ0制程的栅极驱动电路。
技术介绍
GOA (Gate Drive On Array)，是利用薄膜晶体管液晶显示器Array制程将栅极驱 动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。 G0A电路主要由上拉电路（Pull-up part)、上拉控制电路（Pull-up control part)、下传电路（Transfer part)、下拉电路（Pull-down part)、下拉保持电路（Pull-down Holding part)、以及负责电位抬升的上升电路（Boost part)组成。 上拉电路主要负责将输入的时钟信号（Clock)输出至薄膜晶体管（thin film transistor，TFT)的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路 的打开，一般是由上级G0A电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速 地将扫描信号（亦即薄膜晶体管的栅极的电位）拉低为低电平。下拉保持电路则负责将扫 描信号和上拉电路的信号（亦即施加于Q点的信号）保持在关闭状态（即设定的负电位）， 通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉 电路的G(N)正常输出。 IGZO (indium gallium zinc oxide)是一种含有铟、镓和锌的非晶氧化物，载流子 迁移率是非晶硅的20?30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响 应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分 辨率在TFT-IXD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZ0 显示器具有更高的能效水平，而且效率更高。 IGZ0的G0A电路未来有可能取代a-Si的TFT，而现有技术中针对IGZ0的G0A开 发很少，尤其是针对大尺寸的G0A电路，需要克服很多由于IGZ0材料本身带来的问题，需要 克服的主要问题为：（l)Vth向负向漂移的问题；（2)SS区太陡峭，微小的电压变化将会引起 电流数量级的变化，将会直接导致G0A电路的关键TFT漏电，造成IGZ0的G0A功能失效。 请参阅图1以及图2,图1、图2为常见G0A电路的经典模块及其对应各个信号的时 序图，该常见G0A电路包括第一晶体管T1，其栅极电性连接于输入信号端Input，源极也电 性连接于输入信号端Input，漏极电性连接于节点Q ;第二晶体管T2,其栅极电性连接于节 点Q，源极电性连接于时钟信号Clock，漏极电性连接于输出端Output ;第三晶体管T3,其栅 极电性连接于复位信号端Reset，源极电性连接于输出端Output，漏极电性连接于一负电 位VSS ;第四晶体管T4,其栅极电性连接于复位信号端Reset，源极电性连接于节点Q，漏极 电性连接于一负电位VSS ;电容Cb，其一端连接于节点Q，另一端与输出端Output相连；图1 中还包括下拉&补偿模块，其包括四条引线分别与节点Q，时钟信号Clock，输出端Output， 负电位VSS相连；所述第一晶体管T1用于依据输入信号端Input输入的信号导通第二晶体 管T2 ;所述第二晶体管T2用来依据时钟信号，由输出端输出信号脉冲；所述第三晶体管T3 与第四晶体管T4分别用于在非作用期间下拉节点Q与输出端Output的电位；电容Cb用于 节点Q电位的二次抬升，确保输出端Output信号的正常输出。
技术实现思路
本专利技术的目的在于提供一种基于IGZ0制程的栅极驱动电路，利用G0A技术降低液 晶显示器的成本，节省模组制程上的封装时间；利用IGZ0的G0A电路中的下拉与补偿模块， 遏制电路特殊TFT的漏电；有效的节省TFT的数量，合理的减少了 TFT的寄生电容，节约电 路的功耗。 为实现上述目的，本专利技术提供一种基于IGZ0制程的栅极驱动电路，包括：包括：级 联的多个G0A单元，设N为正整数，第N级G0A单元包括： 上拉电路，包括第一晶体管，该第一晶体管的栅极电性连接于第一节点，源极电性 连接于第一时钟信号，漏极电性连接于输出端，用来依据第一时钟信号在输出端输出信号 脉冲； 下传电路，包括第二晶体管，该第二晶体管的栅极电性连接于第一节点，源极电性 连接于第一时钟信号，漏极电性连接于驱动信号端，用来依据第一时钟信号，由驱动信号端 输出驱动信号； 上拉控制电路，包括第三晶体管，该第三晶体管的栅极电性连接于该第N级G0A单 元的前一级第N-1级G0A单元的驱动信号端，源极电性连接于该第N级G0A单元的前一级 第N-1级G0A单元的输出端，漏极电性连接于第一节点，用来依据驱动信号端发出的驱动信 号，导通上拉电路； 下拉保持电路，包括第一下拉保持电路；所述第一下拉保持电路包括：第四晶体 管，其栅极电性连接于第一时钟信号，源极也电性连接于第一时钟信号，漏极电性连接于第 二节点；第五晶体管，其栅极电性连接于驱动信号端，源极电性连接于第二节点，漏极电性 连接于第二负电位，用于在驱动信号端处于高电位时下拉第二节点的电位；第六晶体管，其 栅极电性连接于该第N级G0A单元的前一级第N-ι级G0A单元的驱动信号端，源极电性连 接于第二节点，漏极电性连接于第二负电位，用于在驱动信号端处于高电位时下拉第二节 点的电位；第七晶体管，其栅极电性连接于第二时钟信号，源极电性连接于第一时钟信号， 漏极电性连接于第二节点；第八晶体管，其栅极电性连接于第二节点，源极电性连接于输出 端，漏极电性连接于第一负电位；第九晶体管，其栅极电性连接于第二节点，源极电性连接 于第一节点，漏极电性连接于第二负电位；第十晶体管，其栅极电性连接于第二节点，源极 电性连接于驱动信号端，漏极电性连接于第三负电位； 下拉电路，包括：第十三晶体管，其栅极电性连接于该第N级G0A单元的下一级第 N+1级G0A单元的驱动信号端，源极电性连接于驱动信号端，漏极电性连接于第三负电位， 用于在非作用期间拉低驱动信号端的电位，防止第五晶体管与第六晶体管在非作用期间产 生漏电；第十五晶体管，其栅极电性连接于该第N级G0A单元的下一级第N+1级G0A单元的 驱动信号端，源极电性连接于第一节点，漏极电性连接于驱动信号端，用于在输出端输出完 成后迅速下拉第一节点的电位。 上升电路，包括一电容，该电容两端分别电性连接于第一节点与输出端，用来二次 抬本文档来自技高网...
【技术保护点】
一种基于IGZO制程的栅极驱动电路，其特征在于，包括：级联的多个GOA单元，设N为正整数，第N级GOA单元包括：上拉电路(200)，包括第一晶体管(T1)，该第一晶体管(T1)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于输出端(G(N))，用来依据第一时钟信号(CK)在输出端(G(N))输出信号脉冲；下传电路(300)，包括第二晶体管(T2)，该第二晶体管(T2)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于驱动信号端(ST(N))，用来依据第一时钟信号(CK)，由驱动信号端(ST(N))输出驱动信号；上拉控制电路(100)，包括第三晶体管(T3)，该第三晶体管(T3)的栅极电性连接于该第N级GOA单元的前一级第N‑1级GOA单元的驱动信号端(ST(N‑1))，源极电性连接于该第N级GOA单元的前一级第N‑1级GOA单元的输出端(G(N‑1))，漏极电性连接于第一节点(Q(N))，用来依据驱动信号端(ST(N‑1))发出的驱动信号，导通上拉电路(200)；下拉保持电路(500)，包括第一下拉保持电路(510)；所述第一下拉保持电路(510)包括：第四晶体管(T4)，其栅极电性连接于第一时钟信号(CK)，源极也电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第五晶体管(T5)，其栅极电性连接于驱动信号端(ST(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N))处于高电位时下拉第二节点(P(N))的电位；第六晶体管(T6)，其栅极电性连接于该第N级GOA单元的前一级第N‑1级GOA单元的驱动信号端(ST(N‑1))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N‑1))处于高电位时下拉第二节点(P(N))的电位；第七晶体管(T7)，其栅极电性连接于第二时钟信号(XCK)，源极电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第八晶体管(T8)，其栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一负电位(VSS1)；第九晶体管(T9)，其栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二负电位(VSS2)；第十晶体管(T10)，其栅极电性连接于第二节点(P(N))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)；下拉电路(400)，包括：第十三晶体管(T13)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)，用于在非作用期间拉低驱动信号端(ST(N))的电位，防止第五晶体管(T5)与第六晶体管(T6)在非作用期间产生漏电；第十五晶体管(T15)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于第一节点(Q(N))，漏极电性连接于驱动信号端(ST(N))，用于在输出端(G(N))输出完成后迅速下拉第一节点(Q(N))的电位；上升电路(600)，包括电容(Cb)，该电容(Cb)两端分别电性连接于第一节点(Q(N))与输出端(G(N))，用来二次抬升第一节点(Q(N))的电位，确保上拉电路(200)输出端(G(N))的正常输出；该基于IGZO制程的栅极驱动电路中的TFT开关器件中的导通沟道为氧化物半导体导通沟道。...
【技术特征摘要】
【专利技术属性】
技术研发人员：肖军城，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。