降低集成电路制程的对准准确度要求的方法技术

本发明专利技术是关于一种降低集成电路制程的对准准确度要求的方法。该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，接着，再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，再将光阻层图案化，以形成一个与该些第一开口之一对应并且裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层裸露出来，以作为后续制程的硬罩幕。本发明专利技术可以降低集成电路制程的对准准确度要求，从而可以大幅增加制程的裕度，从而更加适于实用。

【技术实现步骤摘要】

本专利技术涉及一种集成电路的制程方法，特别是涉及一种。
技术介绍
微影是半导体制程中最重要的一个步骤。当组件小型化之后，对准准确度要求将更高，制程的裕度将因此而缩减。为了能准确对准，甚至必须使用较先进的昂贵的微影机台。举例来说，现有技术在制作罩幕式只读存储器时，亦会面临上述的问题。请参阅图1所示、是现有习知的罩幕式只读存储器的制造方法的示意图。现有习知的罩幕式只读存储器的制造方法在进行罩幕式只读存储器的编码制程时，是先在基底10上形成一层前置编码层(pre-coding layer)20，该前置编码层20具有数个对应于基底10的编码区的开口30，然后，在前置编码层20上形成一层具有编码开口(pre-coding opening)50的光阻层40，并以其作为编码罩幕，进行离子编码步骤。由于在形成光阻层40的开口50时，必须使开口50可以准确地对准基底100之中的编码区，否则一但发生错误对准，如图1所示，所形成的开口50偏移，前置编码开口30无法完全裸露出来。在进行编码制程后，编码区中仅植入部分的离子，而无法达到编码的目的。由于上述的现有习知的罩幕式只读存储器的制造方法对于对准准确度要求非常高，因此，在制程的裕度非常小。为了增加对准的准确度，可以以较为先进的机台来曝光。但是，更换先进的机台，将使得制造的成本增加。请参阅图2所示，是现有习知的罩幕式只读存储器的制造方法的示意图。为了避免上述的问题，现有技术的一种做法是将编码罩幕40的开口60加大，以使得罩幕层20的前置编码开口30完全裸露出来。然而，编码开口60的尺寸变大之后，一但发生错误对准，亦很有可能导致不需要植入离子的编码区植入离子，因此，相邻的两个前置编码开口30之间的距离亦必须增加，以避免发生上述问题。然而，该做法又将使得组件无法有效的小型化。由此可见，上述现有的集成电路制程的对准准确度要求的方法仍存在有缺陷，而亟待加以进一步改进。为了解决现有的集成电路制程的对准准确度要求的方法存在的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。有鉴于上述现有的集成电路制程的对准准确度要求的方法存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的，能够改进一般现有的集成电路制程的对准准确度要求的方法，使其更具有实用性。经过不断研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的集成电路制程的对准准确度要求的方法存在的缺陷，而提供一种新的，所要解决的技术问题是使其提供一种罩幕层的形成方法，可以降低集成电路制程的对准准确度要求，大幅增加制程的裕度，从而更加适于实用，且具有产业上的利用价值。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种，该方法包括以下步骤提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的，其中所述的在该些第一开口与该第二开口中填入该缓冲层的步骤包括在该基底上形成一缓冲材料层，以填入该些第一开口与该第二开口，并且覆盖该第一罩幕层；以及去除覆盖在该罩幕层上的该缓冲材料层。前述的，其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括回蚀刻法。前述的，其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括化学机械研磨法。前述的，其中所述的缓冲层的材质包括悬涂式材料或金属。前述的，其中所述的缓冲层的材质包括悬涂式材料，且去除该第二开口中的该缓冲层是使用含有氢氟酸的溶液。前述的，其中所述的去除该第二开口中的该缓冲层的方法是以湿式蚀刻法。前述的，其中所述的第一罩幕层的材质包括氧化硅。前述的，其中所述的第二罩幕层包括一光阻层。前述的，其中所述的该些第一开口与该第二开口是构成一开口阵列(数组)。本专利技术的目的及解决其技术问题还采用以下的技术方案来实现。依据本专利技术提出的一种，该方法包括以下步骤提供一基底；在该基底上形成一镶嵌层，该镶嵌层是由一第一材料层与一第二材料层镶嵌而成，且其中该第一材料层是成一不连续相，该第二材料层是成一环绕该第一材料层的连续相，并且该第一材料层可区分为复数个第一区的该第一材料层与至少一第二区的该第一材料层；在该基底上形成一罩幕层；图案化该罩幕层，以形成至少一第一开口，该第一开口至少裸露出该第二区的部分该第一材料层；以等向性蚀刻法去除该第二区的该第一材料层，使环绕在第二区的该第一材料层周围的该第二材料层的侧壁裸露出来，而形成一第二开口；以及去除该罩幕层，以使已形成该第二开口的该镶嵌层裸露出来。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的，其中所述的成不连续相的该第一材料层是成一阵列，该第二区的该第一材料层为该阵列之一元素。前述的，其中所述的镶嵌层的形成方法是先在该基底上形成该第一材料层，再在该第一材料层周围形成该第二材料层。前述的，其中所述的镶嵌层的形成方法是先在该基底上形成该第二材料层，再在该第二材料层中嵌入该第一材料层。前述的，其中所述的第一材料层的材质包括悬涂式材料或金属，该第二材料层的材质包括氧化硅。前述的，其中所述的悬涂式材料包括悬涂式玻璃，该金属包括钨、钛、氮化钛其中之一。前述的，其中所述的第一材料层的材质为悬涂式玻璃，且去除该第二区的该第一材料层是使用含有氢氟酸的溶液。前述的，其中所述的去除该第二区的该第一材料层是以湿式蚀刻法。前述的，其中所述的罩幕层包括一光阻层。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述专利技术目的，本专利技术提出一种，该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，之后再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，并将光阻层图案化，以形成一个裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层的裸露出来，以使其作为后续制程的硬罩幕。依照本专利技术实施例所述，上述罩幕层的材质包括氧化硅；缓冲层的材质包括悬涂式材料或金属。在去除第二开口所裸露的缓冲层时，可以利用罩幕层与缓冲层材质的不同的特性，而选用对于缓冲层与罩幕层之间具有高蚀刻选择性的蚀刻剂。因此，即使在定义光阻层以形成第二开口的过程中发生错误对准，只要所形成的第二开口可以裸露出与其对应的第一开口中的一部份的缓冲层，则与第二开口对应的第一开口中的缓冲层则可以完全被蚀刻去除。因此，只要罩幕层在定义形成第一开口的过程中可以准确对准，在定义光阻层以形成第二开口的对准准确度并不要太高，所形成的第二开口即可以裸露出与其对应的第一开口中的一部份的缓冲本文档来自技高网...

【技术保护点】
一种降低集成电路制程的对准准确度要求的方法，其特征在于该方法包括以下步骤：提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该 基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层 中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。

【技术特征摘要】
US 2003-8-7 10/604,6531.一种降低集成电路制程的对准准确度要求的方法，其特征在于该方法包括以下步骤提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。2.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的在该些第一开口与该第二开口中填入该缓冲层的步骤包括在该基底上形成一缓冲材料层，以填入该些第一开口与该第二开口，并且覆盖该第一罩幕层；以及去除覆盖在该罩幕层上的该缓冲材料层。3.根据权利要求2所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括回蚀刻法。4.根据权利要求2所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括化学机械研磨法。5.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的缓冲层的材质包括悬涂式材料或金属。6.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的缓冲层的材质包括悬涂式材料，且去除该第二开口中的该缓冲层是使用含有氢氟酸的溶液。7.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除该第二开口中的该缓冲层的方法是以湿式蚀刻法。8.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第一罩幕层的材质包括氧化硅。9.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第二罩幕层包括一光阻层。10.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的该些第一开口与该第二...

【专利技术属性】
技术研发人员：钟维民，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]