用于在基于相关的算法中改善收敛时间的方法和装置制造方法及图纸

方法和对应的装置减小了使用注入模拟数字转换器（ADC）的随机信号作为算法输入的相关算法的收敛时间。方法和装置涉及到，在流水线式ADC的处理器处，将随机信号注入流水线中的多个级中的每个级中，并且获得响应于随机信号而产生的数字值。计算作为数字值和随机信号的值的函数的多个级中的残余信号的噪声分量。噪声分量对应于随机信号。

【技术实现步骤摘要】
用于在基于相关的算法中改善收敛时间的方法和装置相关申请的交叉引用本申请在35U.S.C.§119(e)下要求递交于2013年3月15日的美国临时专利申请61/791,279的权益，该申请的全部内容通过引用合并于此。
本公开涉及用于在基于相关的算法中改善收敛时间的方法和装置。本公开还涉及用于校准流水线式模拟数字转换器ADC的方法以及流水线式模拟数字转换器ADC。
技术介绍
随机信号序列有时注入电路中。序列的随机性是指序列中信号的幅值，信号的幅值可以例如在一组离散的预定值之间随机地变化。这些序列可以与电路的输入信号(即，有用的信号)不相关。序列还可以彼此不相关。序列能够用于各种用途，这是本领域公知的。例如，随机序列可用于对流水线式模拟数字转换器(ADC)的一个或多个级进行校准，例如，减小级中各装置之间的失配度或者校正非线性误差。随机序列还可用于使输入信号抖动或者用于执行其它类型的校准。为了方便，在本文中这些随机或伪随机的序列将称为“抖动”信号，虽然它们可不用于执行传统意义上的抖动。在流水线式ADC中，可能期望从ADC的输出中去除抖动信号。这会是困难的，因为注入一个级中的抖动信号会传播通过后续级，从而影响从一个级输出到下一级的信号，并且最终同样会影响总输出。抖动信号也经过了与应用于注入有抖动信号的级的输入信号相同的增益效应。因此，抖动信号的去除不是简单地从该级的输出中减去注入到级中的抖动信号那样直接。一种从ADC的输出中去除抖动信号的方法是利用抖动信号之间的相关的缺失来将它们从使用它们的地方去相关。例如，如果一个序列用于校准流水线式ADC中的级1，而其它序列用于校准其它级，和/或使流水线抖动，则诸如最小均方差(LMS)算法的相关算法可用于将ADC的总输出与注入级1中的序列相关，以确定注入的序列与总输出(其包括所有序列)之间的相关度。以类似的方式，可以确定注入其它级中的序列与总输出之间的相关度。然后，基于相应级的相关度来调节每个级的输出，以使得随时间经过，归因于序列的误差逐渐地减小，使得序列将最终平衡到零，而期望的序列，即对应于ADC的模拟输入的有用信号保留。然而，相关算法的收敛时间会很长，即使在不存在任何输入信号的情况下，例如，当输入断开并且仅注入随机序列时。这导致长的启动时间和长的生产测试时间，这样是禁止的。因此，对于在注入抖动信号的背景下改善相关算法的收敛时间的方法存在需求。
技术实现思路
根据本公开的一个方面，提供了一种用于校准流水线式模拟数字转换器ADC的方法，包括：将所述流水线式模拟数字转换器ADC的输入级从模拟信号输入断开；使用所述流水线式模拟数字转换器ADC的处理器以通过以下步骤执行校准：将随机信号注入流水线中的多个级中的每一级中；获得响应于所述随机信号而产生的数字值；以及计算作为所述数字值和所述随机信号的值的函数的噪声分量，其中所述噪声分量为所述多个级中第一级之后每一级的残余信号的噪声分量，所述第一级之后相应级的噪声分量对应于注入到所述流水线中该相应级的前面级中的随机信号；以及从相应的残余信号中减去所述噪声分量。根据本公开的另一方面，提供了一种流水线式模拟数字转换器ADC，包括：处理器，其配置为：将输入信号从所述流水线式模拟数字转换器ADC的流水线断开；将随机信号注入到流水线中的多个级中的每一级中；获得响应于所述随机信号而产生的数字值；计算作为所述数字值和所述随机信号的值的函数的噪声分量，其中所述噪声分量为所述多个级中第一级之后的每一级的残余信号的噪声分量，其中第一级之后相应级的噪声分量对应于注入到所述流水线中的该相应级的前面级中的随机信号；以及从相应的残余信号中减去所述噪声分量。附图说明图1是多级流水线式ADC的框图。图2是具有高频信号注入的多级流水线式ADC的框图。图3是根据本专利技术的示例性实施方案的系统的框图。图4是根据本专利技术的示例性实施方案的方法的流程图。具体实施方式本专利技术的示例性实施方案涉及在应用于同时注入ADC中的随机或伪随机信号序列的基于相关的算法中改善收敛时间。通过在将相关算法应用于期望序列之前对抖动信号的估计进行重构且将它们减除，可以减少收敛时间。这基本上减少了非期望序列的“能量”并且因此显著地改善了收敛时间。因此，不仅仅依赖于相关算法以去除序列，例如，可以在应用相关算法之前利用减法来去除序列的实质部分。结合流水线式ADC对示例性实施方案进行了说明。然而，将理解的是实施方案还可应用于抖动信号同时注入电路中的多个位置上的其它电路。图1是多级流水线式ADC100的框图。模拟信号Vin输入到ADC的第一级10。在每级的闪存部分内，可通过比较器的存储体来进行输入与一组基准电压之间的比较，得到输入的粗略数字估计，该粗略数字估计输出到与所有级连接的输出电路18中。借助于数字模拟转换器(DAC)与减法电路，粗略估计还精确地转换成电压且从输入中减去。所得到的模拟残余信号增加增益并且作为输入提供给下一级。该过程重复任意数量的附加级(例如，级12和14)，直到到达流水线(最后一级16)的末尾。能够基于ADC的期望分辨率来选择级的数量。图1包括示出级10的各个部件的图。除了最后一级16可不包括数字模拟转换器(DAC)或减法单元之外，其余级12/14/16中的每一个可以包括相似的部件。输入Vin被传递到闪存单元10a，闪存单元10a执行Vin的模拟数字转换以产生数字值FD1。Vin可应用于闪存单元10a中的一组比较器。根据Vin的值，可以触发任意数量的比较器来产生Vin的数字近似，因为每个比较器可具有不同的触发阈值。FD1输入到DAC10b，DAC10b将FD1转换成模拟信号。在通过增益单元10d增加增益且作为模拟残余信号R1传递到下一级(例如，级12)之前，FD1的模拟变换形式随后可通过减法单元10c从Vin中减去。该过程可以重复，直到达到流水线的末尾。然后，通过输出电路18产生ADC的总输出，输出电路18可以将每个级的数字输出(例如，FD1、FD2...FDN)组合成单个数字输出(ADC输出)。因为级以流水线方式操作，所以来自每级的FD信号被适当地延迟(例如，通过输出电路18)，使得来自相同样本实例的所有输出信号的时间一致的。然后，输出电路18可以通过组合时间一致信号，例如组合为时间一致信号的数字和来产生ADC输出。图2是具有抖动注入的多级流水线式ADC200的框图。除了每个级可额外地包括用于将抖动信号注入该级的硬件布置之外，部件可与结合图1中的ADC100所描述的那些部件相同。在级10的图中，该布置显示为将闪存10a的数字输出与抖动信号Dith1求和的加法单元10e。然而，将理解的是，可以使用其它形式的抖动信号注入。例如，在另一实施方案中，抖动信号可直接注入DAC10b中。此外，用于将抖动信号与级中现有信号组合的硬件布置无需是加法单元，而是可以例如使用注入DAC10b中的电容器的现有部件。图3是根据本专利技术的示例性实施方案的系统300的框图。系统可以包括多个流水线式级100/110/120以及控制电路200。级100/110/120在结构上类似于之前结合图1和图2所描述的级。系统300中的ADC可以在差动输入上操作。出于此原因，示出了两个输入信号Vin+和Vin-。控制电路200与图1本文档来自技高网...

【技术保护点】
一种方法，包括：在流水线式模拟数字转换器（ADC）的处理器处，将随机信号注入流水线中的多个级中的每一级中；获得响应于所述随机信号而产生的数字值；以及计算所述多个级中的残余信号的噪声分量作为所述数字值和所述随机信号的值的函数，其中所述噪声分量对应于所述随机信号。

【技术特征摘要】
2013.03.15 US 61/791,279;2013.05.20 US 13/897,6041.一种用于校准流水线式模拟数字转换器ADC的方法，包括：将所述流水线式模拟数字转换器ADC的输入级从模拟信号输入断开；使用所述流水线式模拟数字转换器ADC的处理器以通过以下步骤执行校准：将随机信号注入流水线中的多个级中的每一级中；获得响应于所述随机信号而产生的数字值；以及计算作为所述数字值和所述随机信号的值的函数的噪声分量，其中所述噪声分量为所述多个级中第一级之后每一级的残余信号的噪声分量，所述第一级之后相应级的噪声分量对应于注入到所述流水线中该相应级的前面级中的随机信号；以及从相应的残余信号中减去所述噪声分量。2.如权利要求1所述的方法，还包括：应用使用所述随机信号作为输入的相关算法，其中所述相关算法在所述减去之后应用。3.如权利要求2所述的方法，其中应用所述相关算法以从其相应级的输出中去除所述随机信号，以使所述ADC的总输出精确地反映所述流水线的输入。4.如权利要求1所述的方法，其中所述流水线的输入信号在获得所述数字值之前断开连接。5.如权利要求4所述的方法，其中所述输入信号在所述减去之后重新连接。6.如权利要求1所述的方法，其中计算作为表示相应级的增益...

【专利技术属性】
技术研发人员：A·M·A·阿里，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US