用于分段式电流舵DAC的数字校准技术制造技术

本发明专利技术提供一种用于分段式电流舵DAC的数字校准技术，包括：待校准电流源阵列、数模转换器阵列、基准电流源、基准数模转换器、第一开关阵列、第二开关、比较器以及控制模块。在校准过程中比较器对待校准电流源阵列中的电流源以及基准电流源进行比较，之后控制模块根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，从而对待校准电流源阵列进行校准。当待校准电流源阵列中的电流源全部校准完成后，控制模块控制第一开关阵列使所述待校准电流源阵列输出负载、同时控制第二开关使基准电流源停止输出电流。本方案通过数模转换器实现了对低电压电流源的校准，由于方案简单，从而有效减小了校准所需搭载的芯片体积。

【技术实现步骤摘要】
用于分段式电流舵DAC的数字校准电路
本专利技术涉及集成电路领域，特别是涉及用于分段式电流舵DAC的数字校准电路。
技术介绍
晶体管的失配是影响数模转换器静态特性和动态特性的主要因素。对于窄带宽转换器，静态特性会影响转换器的输出频谱，为了达到线性的目的，电流舵数模转换器需要用到校准技术。现有的校准技术，分别是自校准技术和SSPA(Switching-SequencePost-Adjustment)校准技术。随着发展的要求，降低器件的尺寸和供电电压，是发展的趋势。
技术实现思路
本专利技术要解决的技术问题是提供一种用于分段式电流舵DAC的数字校准电路，能够对低电压电流源的实现校准。为解决上述技术问题，本专利技术的实施例提供一种用于分段式电流舵DAC的数字校准电路，包括：待校准电流源阵列；与所述待校准电流源阵列对应连接的数模转换器阵列，用于对每位待校准电流源产生补偿电流；基准电流源，用于在校准过程中提供基准电流；与所述基准电流源连接的基准数模转换器，用于对所述基准电流源产生补偿电流；第一开关阵列与所述待校准电流源阵列对应连接，用于控制所述待校准电流源阵列的输出电流；第二开关，与所述基准电流源连接，用于控制所述基准电流源的输出电流；比较器，其输入端分别与所述第一开关阵列以及所述第二开关连接，用于比较所述待校准电流源和所述基准电流源的输出电流；控制模块，与所述比较器输出端连接，并分别与所述数模转换器阵列以及基准数模转换器连接，并分别与所述第一开关阵列以及所述第二开关连接，用于接收所述比较器输出的比较结果，并根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，并控制所述第一开关阵列以及所述第二开关工作。其中，所述待校准电流源阵列中的待校准电流源以及基准电流源均由2N个并列连接且宽长比相同的PMOS晶体管构成；其中，N为待校准电流源位数。其中，所述第一开关阵列由2N个单位开关组成，所述第二开关由一个单位开关组成；其中，所述单位开关包括：第一反相器，其输入端与所述控制模块连接；第一MOS管，其栅极与所述第一反相器的输入端连接；第二MOS管，其漏极与所述第一MOS管的漏极连接；其中，所述第一MOS管以及第二MOS管的漏极与电源连接；第三MOS管，其栅极与所述第一反相器的输出端连接，其漏极与所述第二MOS管的源极连接，其源极接地；第四MOS管，其栅极与所述第二MOS管的源极连接，其源极与所述待校准电流源中所对应的PMOS晶体管的漏极连接；第五MOS管，其源极与所述第四MOS管的源极连接，其漏极与所述比较器连接；第六MOS管，其漏极与所述第五MOS管的栅极连接，其栅极与所述控制模块连接，其源极接地。其中，所述第一开关阵列中的第四MOS管的漏极与负载连接。其中，所述数模转换器阵列中的数模转换器和所述基准数模转换器均为二进制编码数模转换器。其中，所述数模转换器阵列由2N个数模转换器组成，所述基准数模转换器由一个数模转换器组成；每个数模转换器由K位顺序排列的单位数模转换器组成；其中，所述单位数模转换器包括：第二反相器，其输入端与所述控制模块连接；第七MOS管，其栅极与所述第二反相器的输出端连接，其漏极与所述第一反相器的输入端连接；第八MOS管，其栅极与所述第二反相器的输入端连接，其源极与所述第七MOS管的源极连接，其漏极接地；PMOS管阵列，其中，所述PMOS管阵列中的每个PMOS的漏极分别与所述第七MOS管的源极和所述第八MOS管的源极连接。其中，所述数模转换器阵列中的PMOS管阵列的源极与所述第一开关阵列中的第一反相器的输入端连接；所述基准数模转换器中的PMOS管阵列的源极与所述第二开关中的第一反相器的输入端连接。其中，所述PMOS管阵列包含有M个相互并联的POMS；其中，M＝2x-1；x为该PMOS管阵列所属的单位数模转换器在数模转换器中的位数。其中，所述控制模块为SAR数字校准控制模块，其具体用于：通过输出信号控制所述第一开关阵列以及所述第二开关，指定选择校准所述待校准电流源阵列中的待校准电流源；以及保存数模转换器阵列对每位待校准电流源进行补偿的电流大小的信息，使得所述数模转换器能够根据所述SAR数字校准控制模块保存的信息为每位待校准电流源提供补偿电流。本专利技术的上述方案具有如下有益效果：本专利技术的方案在校准过程中比较器对待校准电流源阵列中的电流源以及基准电流源进行比较，之后控制模块根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，从而对待校准电流源阵列进行校准。当待校准电流源阵列中的电流源全部校准完成后，控制模块控制第一开关阵列使所述待校准电流源阵列输出负载、同时控制第二开关使基准电流源停止输出电流。本方案通过数模转换器实现了对低电压电流源的校准，由于方案简单，从而有效减小了校准所需搭载的芯片体积。附图说明图1为本专利技术中用于分段式电流舵DAC的数字校准电路的电路图；图2为本专利技术中待校准电流源以及基准电流源的结构示意图；图3为本专利技术中控制模块的工作流程示意图；图4为本专利技术中数模转换器的结构示意图；图5为本专利技术中单位开关的结构示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。如图1所示，本专利技术的实施例提供一种用于分段式电流舵DAC的数字校准电路，包括：待校准电流源阵列；与所述待校准电流源阵列对应连接的数模转换器阵列，用于对每位待校准电流源产生补偿电流；基准电流源，用于在校准过程中提供基准电流；与所述基准电流源连接的基准数模转换器，用于对所述基准电流源产生补偿电流；第一开关阵列与所述待校准电流源阵列对应连接，用于控制所述待校准电流源阵列的输出电流；第二开关，与所述基准电流源连接，用于控制所述基准电流源的输出电流；比较器，其输入端分别与所述第一开关阵列以及所述第二开关连接，用于比较所述待校准电流源和所述基准电流源的输出电流；控制模块，与所述比较器输出端连接，并分别与所述数模转换器阵列以及基准数模转换器连接，并分别与所述第一开关阵列以及所述第二开关连接，用于接收所述比较器输出的比较结果，并根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，并控制所述第一开关阵列以及所述第二开关工作。具体地，在本专利技术的上述实施例中，所述待校准电流源阵列中的待校准电流源以及基准电流源均由2N个并列连接且宽长比相同的PMOS晶体管构成；其中，N为待校准电流源位数。如图5所示，具体地，在本专利技术的上述实施例中，所述第一开关阵列由2N个单位开关组成，所述第二开关由一个单位开关组成；其中，所述单位开关包括：第一反相器T1，其输入端与所述控制模块连接；第一MOS管M1，其栅极与所述第一反相器的输入端连接；第二MOS管M2，其漏极与所述第一MOS管的漏极连接；其中，所述第一MOS管M1以及第二MOS管M2的漏极与电源连接；第三MOS管M3，其栅极与所述第一反相器的输出端连接，其漏极与所述第二MOS管M2的源极连接，其源极接地；第四MOS管M4，其栅极与所述第二MOS管M2的源极连接，其源极与所述待校准电流源中所对应的PMOS管的漏极连接；第五MOS管M5，其源极与所述第四MOS管M4的源极连接，其漏极与所述比较器连接；第六MOS管M6，其漏极与所述第本文档来自技高网...

【技术保护点】
一种用于分段式电流舵DAC的数字校准技术，其特征在于，包括：待校准电流源阵列；与所述待校准电流源阵列对应连接的数模转换器阵列，用于对每位待校准电流源产生补偿电流；基准电流源，用于在校准过程中提供基准电流；与所述基准电流源连接的基准数模转换器，用于对所述基准电流源产生补偿电流；第一开关阵列与所述待校准电流源阵列对应连接，用于控制所述待电流源阵列的输出电流；第二开关，与所述基准电流源连接，用于控制所述基准电流源的输出电流；比较器，其输入端分别与所述第一开关阵列以及所述第二开关连接，用于比较所述待校准电流源和所述基准电流源的输出电流；控制模块，与所述比较器输出端连接，并分别与所述数模转换器阵列以及基准数模转换器连接，并分别与所述第一开关阵列以及所述第二开关连接，用于接收所述比较器输出的比较结果，并根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，并控制所述第一开关阵列以及所述第二开关工作。

【技术特征摘要】
1.一种用于分段式电流舵DAC的数字校准电路，其特征在于，包括：待校准电流源阵列；与所述待校准电流源阵列对应连接的数模转换器阵列，用于对每位待校准电流源产生补偿电流；基准电流源，用于在校准过程中提供基准电流；与所述基准电流源连接的基准数模转换器，用于对所述基准电流源产生补偿电流；第一开关阵列与所述待校准电流源阵列对应连接，用于控制所述待校准电流源阵列的输出电流；第二开关，与所述基准电流源连接，用于控制所述基准电流源的输出电流；比较器，其输入端分别与所述第一开关阵列以及所述第二开关连接，用于比较所述待校准电流源和所述基准电流源的输出电流；控制模块，与所述比较器输出端连接，并分别与所述数模转换器阵列以及基准数模转换器连接，并分别与所述第一开关阵列以及所述第二开关连接，用于接收所述比较器输出的比较结果，并根据所述比较结果控制所述数模转换器阵列以及基准数模转换器产生补偿电流，并控制所述第一开关阵列以及所述第二开关工作。2.根据权利要求1所述的用于分段式电流舵DAC的数字校准电路，其特征在于，所述待校准电流源阵列中的待校准电流源以及基准电流源均由2N个并列连接且宽长比相同的PMOS管构成；其中，N为待校准电流源位数。3.根据权利要求2所述的用于分段式电流舵DAC的数字校准电路，其特征在于，所述第一开关阵列由2N个单位开关组成，所述第二开关由一个单位开关组成；其中，所述单位开关包括：第一反相器，其输入端与所述控制模块连接；第一MOS管，其栅极与所述第一反相器的输入端连接；第二MOS管，其漏极与所述第一MOS管的漏极连接；其中，所述第一MOS管以及第二MOS管的漏极与电源连接；第三MOS管，其栅极与所述第一反相器的输出端连接，其漏极与所述第二MOS管的源极连接，其源极接地；第四MOS管，其栅极与所述第二MOS管的源极连接，其源极与所述待校准电流源中所对应的PMOS管的漏极连接；第五MOS管，其源极与所述第四MOS管的源极连接，其漏极与所述比较器连接；第六MOS管，其漏极与所述第五MOS管的栅极连接，...

【专利技术属性】
技术研发人员：朱樟明，刘勋，任大志，刘帘曦，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61