具有减少杂讯能量误差的电流舵型源的数模转换器制造技术

本公开涉及具有减少杂讯能量误差的电流舵型源的数模转换器。数模转换器包括至少一个电流舵型源和主副本偏置网络。每个电流舵型源包括数据电流源、两个开关、两个缓冲器件以及两个激活电流源。所述开关由数据位和它的反向控制以转换第一和第二控制节点之间的源电流。所述缓冲器件缓冲了相应输出节点之间的控制节点。所述激活电流源确保了不管所述开关的状态如何，每个缓冲器件都保持激活。所述主副本偏置网络包括耦合于副本控制节点的副本缓冲器件和主缓冲放大器。所述主缓冲放大器并行地驱动所述第一、第二以及副本缓冲器件以保持所述第一、第二以及副本控制节点处于共用主控制电压以最小化输出处的噪音和杂讯。

【技术实现步骤摘要】
具有减少杂讯能量误差的电流舵型源的数模转换器
本专利技术通常涉及数模转换器(DAC)，更具体地说，涉及使用主偏置网络减少杂讯(glitch)能量误差的DAC的电流舵型源。
技术介绍
数模转换器(DAC)是将输入数字信号转换成输出模拟信号的电子电路。由输入到DAC的数字信号表示的数值相当于由DAC输出的模拟信号的幅度。各种因素决定了DAC的性能，包括速度、分辨率以及噪音。速度指DAC将数字值转换成稳定的模拟信号所需要的时间。分辨率指由DAC生成并且相当于输入数字信号的最低有效位(LSB)的最小增量信号。噪音指与预计或所期望电平有关的输出模拟信号偏差，特别是在从数字值转换成另一个值期间。高性能DAC对以高频和低噪音转换高分辨率的数据非常有用。电流舵型结构是用于快速采样应用的选择的结构，其中每个位或转换的数据位都被用于在一对节点之间转换源自电流源的电流。高频电流舵型DAC常常以杂讯能量和/或上升时间和下降时间失配的形式展现非理想特性，特别是在数字码之间的动态转换期间。电流舵型DAC的动态性能退化可以例如由通过开关将控制信号耦合于输出造成。各种方法被用于试图改进特性和性能，但是很多这种传统技术引起了不期望的定时差异或使电荷通过源自开关控制信号(例如，时钟信号)的注入被馈送，从而在输出处造成了杂讯能量和其它干扰。
技术实现思路
根据本专利技术的第一方面，提供一种数模转换器，包括：至少一个电流舵型源，每个包括：数据电流源，给源节点提供源电流；第一开关，有耦合于所述源节点的第一端子和耦合于第一控制节点的第二端子；以及第二开关，有耦合于所述源节点的第一端子和耦合于第二控制节点的第二端子，其中所述第一和第二开关分别由数据位和反向数据位控制，所述数据位和反向数据位被共同配置以每次激活所述第一和第二开关的其中一个以将所述源电流引至所述第一和第二控制节点的所选的其中一个；第一缓冲器件，有耦合于所述第一控制节点的第一端子和耦合于第一电流输出节点的第二端子；以及第二缓冲器件，有耦合于所述第二控制节点的第一端子和耦合于第二电流输出节点的第二端子；第一激活电流源，被配置以通过所述第一控制节点给所述第一缓冲器件提供第一激活电流；以及第二激活电流源，被配置以通过所述第二控制节点给所述第二缓冲器件提供第二激活电流；以及主副本偏置网络，包括：副本缓冲器件，耦合于副本控制节点并且被配置以复制所述第一和第二缓冲器件的至少其中一个的偏置；以及主缓冲放大器，有被配置以并行地驱动所述第一和第二缓冲器件以及所述副本缓冲器件的输出，以保持所述第一、第二和副本控制节点处于共用主控制电压。在一个或多个实施例中，所述主副本偏置网络还包括：副本数据电流源，被配置以复制所述数据电流源并且给所述副本控制节点提供副本源电流；以及副本激活电流源，被配置以复制所述第一和第二激活电流源的至少其中一个并且给所述副本控制节点提供副本激活电流。在一个或多个实施例中，所述第一开关包括：有耦合于所述源节点的第一电流端子、有耦合于所述第一控制节点的第二电流端子以及有接收所述数据位的控制端子的第一晶体管，并且其中所述第二开关包括：有耦合于所述源节点的第一电流端子、有耦合于所述第二控制节点的第二电流端子以及有接收所述反向数据位的控制端子的第二晶体管。在一个或多个实施例中，所述第一缓冲器件包括：有耦合于所述第一控制节点的第一电流端子、有耦合于所述第一电流输出节点的第二电流端子以及有耦合于缓冲控制节点的控制端子的第一晶体管，所述缓冲控制节点耦合于所述主缓冲放大器的输出，其中所述第二缓冲器件包括：有耦合于所述第二控制节点的第一电流端子、有耦合于所述第二电流输出节点的第二电流端子以及有耦合于所述缓冲控制节点的控制端子的第二晶体管，并且其中所述副本缓冲器件包括：有耦合于所述副本控制节点的第一电流端子、有耦合于偏置节点的第二电流端子以及有耦合于所述缓冲控制节点的控制端子的第三晶体管。在一个或多个实施例中，所述主缓冲放大器包括：有接收所述共用主控制电压的非反向输入、有耦合于所述副本控制节点的反向输入以及有耦合于所述缓冲控制节点的输出的运算放大器。在一个或多个实施例中，所述数模转换器还包括：接收代码位和反向代码位并且提供所述数据位和所述反向数据位的电平移位器，其中所述数据位和所述反向数据位分别是所述代码位和所述反向代码位的电压移位版本。在一个或多个实施例中，所述数模转换器还包括：接收二进制输入位和时钟信号的锁存器，其中所述锁存器被配置为基于所述输入二进制位在相反逻辑状态之间的转换将所述数据位和所述反向数据位的转换同步至所述相反逻辑状态。在一个或多个实施例中，所述数据电流源包括：串联耦合的有耦合于电源节点的第一电流端子、有耦合于所述源节点的第二电流端子以及分别接收第一和第二主偏置电压的第一和第二控制端子的第一对晶体管；其中所述第一激活电流源包括：串联耦合的有耦合于所述电源节点的第一电流端子、有耦合于所述第一控制节点的第二电流端子以及有分别接收所述第一和第二主偏置电压的第三和第四控制端子的第二对晶体管；以及其中所述第二激活电流源包括：串联耦合的有耦合于所述电源节点的第一电流端子、有耦合于所述第二控制节点的第二电流端子以及有分别接收所述第一和第二主偏置电压的第五和第六控制端子的第三对晶体管。在一个或多个实施例中，所述主副本偏置网络还包括：副本数据电流源，包括：串联耦合的有耦合于所述电源节点的第一电流端子、有耦合于中间节点的第二电流端子以及有分别接收所述第一和第二主偏置电压的第七和第八控制端子的第四对晶体管；以及有耦合于所述中间节点的第一电流端子、耦合于所述副本控制节点的第二电流端子以及有耦合于所述电源节点的控制节点的副本开关晶体管；并且副本激活电流源包括：串联耦合的有耦合于所述电源节点的第一电流端子、有耦合于所述副本控制节点的第二电流端子以及有分别接收所述第一和第二主偏置电压的第九和第十控制端子的第五对晶体管。在一个或多个实施例中，所述主副本偏置网络还包括：被配置以基于第一和第二偏置电流生成所述第一和第二主偏置电压的主偏置网络。在一个或多个实施例中，所述数模转换器还包括：转换网络，将多个输入位转换成多个数据位和相应的多个反向数据位；并且其中所述至少一个电流舵型源包括多个电流舵型源，每个都接收了所述多个数据位和反向数据位中的相应的一对。在一个或多个实施例中，所述转换网络包括多个用于改变所述多个数据位和所述多个反向数据位的转换电压电平的电平移位器。在一个或多个实施例中，所述转换网络包括多个用于同步所述多个数据位和所述多个反向数据位之间的转换的锁存器。在一个或多个实施例中，所述转换网络包括：解码器，将所述多个输入位转换成相应的多个代码位；以及多个锁存器，其中所述多个锁存器的每个都将所述多个代码位的相应的其中一个转换成同步的数据位和反向数据位对。根据本专利技术的第二方面，提供一种引导数模转换器的电流的方法，包括：给源节点提供源电流；基于数据位的状态，将所述源电流引至第一和第二控制节点的其中一个；使用第一缓冲器件在所述第一控制节点和第一输出节点之间缓冲电流以及使用第二缓冲器件在所述第二控制节点和第二输出节点之间缓冲电流；当所述源电流通过所述第二缓冲器件被引至所述第二控制节点的时候，以足以保持所述第一缓冲器件激活的电平给所述本文档来自技高网...

【技术保护点】
一种数模转换器，包括：至少一个电流舵型源，每个包括：数据电流源，给源节点提供源电流;第一开关，有耦合于所述源节点的第一端子和耦合于第一控制节点的第二端子；以及第二开关，有耦合于所述源节点的第一端子和耦合于第二控制节点的第二端子，其中所述第一和第二开关分别由数据位和反向数据位控制，所述数据位和反向数据位被共同配置以每次激活所述第一和第二开关的其中一个以将所述源电流引至所述第一和第二控制节点的所选的其中一个；第一缓冲器件，有耦合于所述第一控制节点的第一端子和耦合于第一电流输出节点的第二端子；以及第二缓冲器件，有耦合于所述第二控制节点的第一端子和耦合于第二电流输出节点的第二端子；第一激活电流源，被配置以通过所述第一控制节点给所述第一缓冲器件提供第一激活电流；以及第二激活电流源，被配置以通过所述第二控制节点给所述第二缓冲器件提供第二激活电流；以及主副本偏置网络，包括：副本缓冲器件，耦合于副本控制节点并且被配置以复制所述第一和第二缓冲器件的至少其中一个的偏置；以及主缓冲放大器，有被配置以并行地驱动所述第一和第二缓冲器件以及所述副本缓冲器件的输出，以保持所述第一、第二和副本控制节点处于共用主控制电压。...

【技术特征摘要】
2013.01.16 US 13/742,5321.一种数模转换器，包括：至少一个电流舵型源，每个包括：数据电流源，给源节点提供源电流；第一开关，有耦合于所述源节点的第一端子和耦合于第一控制节点的第二端子；以及第二开关，有耦合于所述源节点的第一端子和耦合于第二控制节点的第二端子，其中所述第一和第二开关分别由数据位和反向数据位控制，所述数据位和反向数据位被共同配置以每次激活所述第一和第二开关的其中一个以将所述源电流引至所述第一和第二控制节点的所选的其中一个；第一缓冲器件，有耦合于所述第一控制节点的第一端子和耦合于第一电流输出节点的第二端子；以及第二缓冲器件，有耦合于所述第二控制节点的第一端子和耦合于第二电流输出节点的第二端子；第一激活电流源，被配置以通过所述第一控制节点给所述第一缓冲器件提供第一激活电流；以及第二激活电流源，被配置以通过所述第二控制节点给所述第二缓冲器件提供第二激活电流；以及主副本偏置网络，包括：副本缓冲器件，耦合于副本控制节点并且被配置以复制所述第一和第二缓冲器件的其中一个的偏置电路结构；以及主缓冲放大器，有被配置以并行地驱动所述第一和第二缓冲器件以及所述副本缓冲器件的输出，以保持所述第一、第二和副本控制节点处于共用主控制电压。2.根据权利要求1所述的数模转换器，其中所述主副本偏置网络还包括：副本数据电流源，被配置以复制所述数据电流源并且给所述副本控制节点提供副本源电流；以及副本激活电流源，被配置以复制所述第一和第二激活电流源的其中一个并且给所述副本控制节点提供副本激活电流。3.根据权利要求1所述的数模转换器，其中所述第一开关包括：有耦合于所述源节点的第一电流端子、有耦合于所述第一控制节点的第二电流端子以及有接收所述数据位的控制端子的第一晶体管，并且其中所述第二开关包括：有耦合于所述源节点的第一电流端子、有耦合于所述第二控制节点的第二电流端子以及有接收所述反向数据位的控制端子的第二晶体管。4.根据权利要求1所述的数模转换器，其中所述第一缓冲器件包括：有耦合于所述第一控制节点的第一电流端子、有耦合于所述第一电流输出节点的第二电流端子以及有耦合于缓冲控制节点的控制端子的第一晶体管，所述缓冲控制节点耦合于所述主缓冲放大器的输出，其中所述第二缓冲器件包括：有耦合于所述第二控制节点的第一电流端子、有耦合于所述第二电流输出节点的第二电流端子以及有耦合于所述缓冲控制节点的控制端子的第二晶体管，并且其中所述副本缓冲器件包括：有耦合于所述副本控制节点的第一电流端子、有耦合于偏置节点的第二电流端子以及有耦合于所述缓冲控制节点的控制端子的第三晶体管。5.根据权利要求4所述数模转换器，其中所述主缓冲放大器包括：有接收所述共用主控制电压的非反向输入、有耦合于所述副本控制节点的反向输入以及有耦合于所述缓冲控制节点的输出的运算放大器。6.根据权利要求1所述的数模转换器，还包括：接收代码位和反向代码位并且提供所述数据位和所述反向数据位的电平移位器，其中所述数据位和所述反向数据位分别是所述代码位和所述反向代码位的电压移位版本。7.根据权利要求1所述的数模转换器，还包括：接收二进制输入位和时钟信号的锁存器，其中所述锁存器被配置为基于所述二进制输入位在相反逻辑状态之间的转换将所述数据位和所述反向数据位的转换同步至所述相反逻辑状态。8.根据权利要求1所述的数模转换器，其中：所述数据电流源包括：串联耦合的有耦合于电源节点的第一电流端子、有耦合于所述源节点的第二电流端子以及分别接收第一和第二主偏置电压的第一和第二控制端子的第一对晶体管；其中所述第一激活电流源包括：串联耦合的有耦合于所述电源节点的第一电流端子、有耦合于所述第一控制节点的第二电流端子以及有分别接收所述第一和第二主偏置电压的第三和第四控...

【专利技术属性】
技术研发人员：M·N·U·迦比尔，B·布瑞斯韦尔，D·A·加里逖，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US