一种16位流水线型模数转换器制造技术

本发明专利技术提供一种16位流水线型模数转换器，包括：顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路。模数转换器中采用数字校正技术使得模数转换器可以容忍比较器具有一定的失调而不影响模数转换器的性能。另外，通过前台模拟校准消除由于电容失配所引起的MDAC中的子DAC误差和级间增益误差。本发明专利技术的方案可以有效的缩短校准的时间。

【技术实现步骤摘要】
一种16位流水线型模数转换器
本专利技术涉及混合信号集成电路
，特别是指一种16位125MSPS CMOS流水线型模数转换器。
技术介绍
随着现代通讯技术和数字信号处理技术的发展，整个通信系统对模拟信号与数字信号的接口电路在速度和精度上有着更高的要求，因此需要设计高速高精度的模数转化器。在现有的结构中精度高于10位以上的流水线型模数转化器中很难实现，这是由于受芯片上电容的匹配性限制和比较器的阈值失调限制。模数转化器需要相应的校准技术和校正技术。在实现本专利技术的过程中，发现现有技术中存在如下问题:大部分数字校准技术需要很长的校准时间来实现。
技术实现思路
本专利技术要解决的技术问题是提供一种16位125MSPS CMOS流水线型模数转换器，有效的缩短校准的时间。为解决上述技术问题，本专利技术的实施例提供一种16位流水线型模数转换器，包括:顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路；其中，所述采样保持电路对输入信号进行采样，并将所述输入信号输出至第一级多位数数模转换器；第一级多位数数模转换器对所述采样保持电路的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；第二级多位数数模转换器对第一级多位数数模转换器的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；第三级多位数数模转换器对第二级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第四级多位数数模转换器对第三级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第五级快闪模数转换器对第四级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第三级多位数数模转换器和所述第五级快闪模数转换器与第一级多位数数模转换器的时序相同；第四级多位数数模转换器与第二级多位数数模转换器的时序相同。其中，所述前置采样保持电路包括:第一运算放大器(Ashl)，第一、第二、第三和第四自举开关，传输门以及电容；所述第一运算放大器的正负输入端由一 NMOS晶体管(M7)短接在一起，并通过一NMOS晶体管(M5)和一 NMOS晶体管(M6)将一输入电压(Vin_com)加入到所述第一运算放大器的正负输入端；所述第一运算放大器的正负输出端由一 NMOS晶体管(M8)短接在一起，用于对所述第一运算放大器的输出进行复位；第一自举开关(SI)、第二自举开关(S2)输出相应的控制信号将起开关作用的一NMOS晶体管(Ml)和一 NMOS晶体管(M2)打开，使得第十九电容(C19)、第十七电容(C17)与正输入信号相连，第二十电容(C20)和第十八电容(C18)和负输入信号相连；所述传输门根据控制信号的高低电平将输入端的信号传输到输出端或者与输出端断开；所述第一自举开关和第二自举开关复位，输出信号为低电平，使一 NMOS晶体管(Ml)和一匪OS晶体管(M2)的源极和漏极断开；所述第三自举开关(S3)和第四自举开关(S4)输出有效的控制信号，使得起开关作用的一 NMOS晶体管(M3)和另一 NMOS晶体管(M4)导通，将所述第十七电容(C17)、所述第十九电容(C19)和所述第十八电容(C18)、所述第二十电容(C20)的下极板分别与所述运第一算放大器的负正输出端相连接；所述第一运算放大器正常工作时，将采样的信号保持并输出到流水线第一级多位数数模转换器的输入端。其中，所述流水线第一级多位数数模转换器包括:第二运算放大器(Al)，10个传输门，64个开关阵列、电容以及32个输出可控比较器；其中，所述第二运算放大器(Al)正负输入端通过一 NMOS晶体管(M62)短接在一起，并且通过一 NMOS晶体管(M60)和一 NMOS晶体管(M61)在所述第二运算放大器Al的输入端加入了输入共模参考电平Vcoml ;所述第二运算放大器(Al)的输出端被一NMOS晶体管(M77)短接在一起，对所述第二运算放大器(Al)的输出起着复位的作用；所述32个输出可控比较器实现对输入信号的采样；所述传输门在控制信号的控制下，使与传输门连接的电容的一端接地或者接输入共模参考电平；所述开关阵列的输出由输出可控比较器的输出决定。其中，所述流水线第一级多位数数模转换器还包括:编码电路，用于将输出可控比较器的输出进行编码。其中，所述流水线第二级多位数数模转换器包括:第三运算放大器(A2)，8个传输门，32个开关阵列、电容以及16个输出可控比较器；所述第三运算放大器(A2)的正负输入端通过一 NMOS晶体管(M86)短接在一起，并通过一 NMOS晶体管(M84)和一 NMOS晶体管(M85)加入输入共模参考电压(Vcom2)，正负输出端通过一 NMOS晶体管(M106)也短接在一起；所述16个输出可控比较器实现对输入信号的采样；所述8个传输门在控制信号的控制下，使与传输门连接的电容的一端接地或者接输入共模参考电平；所述开关阵列的输出由输出可控比较器的输出决定。其中，所述流水线第二级多位数数模转换器还包括:16个正校准误差存储电路，用于将第一级多位数数模转换器中与16个输出可控比较器相关联的电容失配所引起的误差存储起来；16个负校准误差存储电路，用于将第一级多位数数模转换器中与另外16个输出可控比较器相关联的电容失配所引起的误差存储起来。其中，所述流水线第三级多位数数模转换器包括:第三运算放大器(A3)，18个开关阵列、电容以及17个输出可控比较器；所述第三运算放大器(A3)的正负输入端由一 NMOS晶体管(M124)短接在一起，并通过一 NMOS晶体管(M122)和一 NMOS晶体管(M123)加入输入共模参考电压Vcom3，正负输出端通过一 NMOS晶体管(Ml28)短接在一起；所述17个输出可控比较器实现对输入信号的采样；所述开关阵列的输出由输出可控比较器的输出决定。其中，所述流水线第三级多位数数模转换器还包括:9个正校准误差存储电路，用于将第二级多位数数模转换器中与9个输出可控比较器相关联的电容失配所引起的误差存储起来；8个负校准误差存储电路，用于将第二级多位数数模转换器中与另外8个输出可控比较器相关联的电容失配所引起的误差存储起来。其中，所述流水线第三级多位数数模转换器还包括:一编码电路(E3)，用于将输出可控比较器的输出进行编码。其中，所述流水线第四级多位数数模转换器包括:第四运算放大器(A4)，20个开关阵列、电容以及16个输出可控比较器；其中，所述第四运算放大器(A4)的正负输入端由一 NMOS晶体管(M144)短接在一起，并通过一 NMOS晶体管(M142)和一 NMOS晶体管(M143)加入输入共模参考电压Vcom4，正负输出端通过一 NMOS晶体管(M152)短接在一起；所述16个输出可控比较器实现对输入信号的采样；所述开关阵列的输出由输出可控比较器的输出决定。其中，所述流水线第四级多位数数模转换器还包括:编码电路4，用于将输出可控比较器的输出进行编码。其中，所述第五级快闪模数转换器包括:7个比较器，本文档来自技高网...

【技术保护点】
一种16位流水线型模数转换器，其特征在于，包括：顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路；其中，所述采样保持电路对输入信号进行采样，并将所述输入信号输出至第一级多位数数模转换器；第一级多位数数模转换器对所述采样保持电路的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；第二级多位数数模转换器对第一级多位数数模转换器的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；第三级多位数数模转换器对第二级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第四级多位数数模转换器对第三级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第五级快闪模数转换器对第四级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；第三级多位数数模转换器和所述第五级快闪模数转换器与第一级多位数数模转换器的时序相同；第四级多位数数模转换器与第二级多位数数模转换器的时序相同。...

【技术特征摘要】
1.一种16位流水线型模数转换器，其特征在于，包括: 顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路；其中， 所述采样保持电路对输入信号进行采样，并将所述输入信号输出至第一级多位数数模转换器； 第一级多位数数模转换器对所述采样保持电路的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码； 第二级多位数数模转换器对第一级多位数数模转换器的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码； 第三级多位数数模转换器对第二级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码； 第四级多位数数模转换器对第三级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码； 第五级快闪模数转换器对第四级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码； 第三级多位数数模转换器和所述第五级快闪模数转换器与第一级多位数数模转换器的时序相同； 第四级多位数数模转换器与第二级多位数数模转换器的时序相同。2.根据权利要求1所述的模数转换器，其特征在于，所述前置采样保持电路包括:第一运算放大器(Ashl)，第一、第二、第三和第四自举开关，传输门以及电容； 所述第一运算放大器的正负输入端由一 NMOS晶体管(M7)短接在一起，并通过一 NMOS晶体管(M5)和一 NMOS晶体管(M6)将一输入电压(Vin_com)加入到所述第一运算放大器的正负输入端； 所述第一运算放大器的正负输出端由一 NMOS晶体管(M8)短接在一起，用于对所述第一运算放大器的输出进行复位； 第一自举开关(SI)、第二自举开关(S2)输出相应的控制信号将起开关作用的一 NMOS晶体管(Ml)和一 NMOS晶体管(M2)打开，使得第十九电容(C19)、第十七电容(C17)与正输入信号相连，第二十电容(C20)和第十八电容(C18)和负输入信号相连； 所述传输门根据控制信号的高低电平将输入端的信号传输到输出端或者与输出端断开； 所述第一自举开关和第二自举开关复位，输出信号为低电平，使一 NMOS晶体管(Ml)和一 NMOS晶体管(M2)的源极和漏极断开； 所述第三自举开关(S3)和第四自举开关(S4)输出有效的控制信号，使得起开关作用的一 NMOS晶体管(M3 )和另一 NMOS晶体管(M4 )导通，将所述第十七电容(C17 )、所述第十九电容(C19)和所述第十八电容(C18)、所述第二十电容(C20)的下极板分别与所述运第一算放大器的负正输出端相连接； 所述第一运算放大器正常工作时，将采样的信号保持并输出到流水线第一级多位数数模转换器的输入端。3.根据权利要求1所述的模数转换器，其特征在于，所述流水线第一级多位数数模转换器包括:第二运算放大器(Al)，10个传输门，64个开关阵列、电容以及32个输出可控比较器； 其中，所述第二运算放大器(Al)正负输入端通过一 NMOS晶体管(M62)短接在一起，并且通过一 NMOS晶体管(M60)和一 NMOS晶体管(M61)在所述第二运算放大器Al的输入端加入了输入共模参考电平Vcoml ;所述第二运算放大器(Al)的输出端被一 NMOS晶体管(M77)短接在一起，对所述第二运算放大器(Al)的输出起着复位的作用； 所述32个输出可控比较器实现对输入信号的采样； 所述传输门在控制信号的控制下，使与传输门连接的电容的一端接地或者接输入共模参考电平； 所述开关阵列的输出由输出可控比较器的输出决定。4.根据权利要求3所述的模数转换器，其特征在于，所述流水线第一级多位数数模转换器还包括: 编码电路，用于将输出可控比较器的输出进行编码。5.根据权利要求1所述的模数转换器，其特征在于，所述流水线第二级多位数数模转换器包括:第...

【专利技术属性】
技术研发人员：朱樟明，魏伟，杨银堂，刘敏杰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61