半导体装置的制造方法制造方法及图纸

本发明专利技术提供在将半导体芯片间用凸起电极连接并层叠时能抑制半导体芯片间的位置偏移的半导体装置的制造方法。在实施方式的半导体装置的制造方法中，取得在第一半导体芯片（2A）上层叠的第二半导体芯片（2B）的第三对准标识（5C）和移动到第二半导体芯片（4B）上的第三半导体芯片（2C）的第四对准标识（5D）的位置信息。基于在第一半导体芯片（2A）设置的第一对准标识（5A）的位置信息和第三及第四对准标识（5C）、（4D）的位置信息来将第二半导体芯片（2B）和第三半导体芯片（2C）对位并层叠。

【技术实现步骤摘要】
半导体装置的制造方法本申请以日本专利申请2013-61230号（申请日：2013年3月25日）为基础并享受其优先权。本申请通过参照该在先申请而包括其全部内容。
本专利技术涉及半导体装置的制造方法。
技术介绍
为了实现半导体装置的小型化和高性能化，在一个封装内层叠多个半导体芯片而进行密封的层叠型半导体装置正在实用化。在层叠型半导体装置中，需要高速地发送接收半导体芯片间的电信号。在该情况下，在半导体芯片间的电连接时使用微凸起（マイクロバンプ）。微凸起具有例如5～50μm左右的直径，且以10～100μm左右的间距在半导体芯片的表面上形成。在层叠具有微凸起的半导体芯片的情况下，用摄像机等识别在半导体芯片的表面上形成的对准标识，并在基于该识别结果来将上下半导体芯片对位（定位）后进行热压接以连接凸起彼此。作为使用对准标识的半导体芯片的对位方法，已知有以在最下层的半导体芯片的表面形成的对准标识的识别结果为基准来将在其上层叠的半导体芯片对位的方法。该情况下，不限于第二层的半导体芯片，第三层以后的半导体芯片也可相对于最下层的半导体芯片来对位。例如，第三层半导体芯片以不识别第二层半导体芯片的对准标识地在最下层的半导体芯片对位的状态层叠于第二层半导体芯片上。第四层以后的半导体芯片也同样。因此，即使在凸起彼此的连接时等在第二层以后的任一半导体芯片产生超过允许范围的位置偏移，也不能检测该位置偏移地层叠到最上层的半导体芯片。这成为半导体芯片的使用数量增大以及多层层叠芯片的制造成品率下降的主要原因。
技术实现思路
本专利技术要解决的问题是提供在将半导体芯片间用凸起电极连接并层叠时能抑制半导体芯片间的位置偏移的半导体装置的制造方法。实施方式的半导体装置的制造方法，其特征在于，具备：准备第一半导体芯片的工序，该第一半导体芯片具备在第一表面设置的第一凸起电极和第一对准标识；准备第二半导体芯片的工序，该第二半导体芯片具备：在第二表面设置的第二凸起电极和第二对准标识；在与所述第二表面相反侧的第三表面设置的第三凸起电极及第三对准标识；和将所述第二凸起电极和所述第三凸起电极电连接的贯穿电极；准备第三半导体芯片的工序，该第三半导体芯片具备在第四表面设置的第四凸起电极和第四对准标识；使所述第二半导体芯片移动到所述第一半导体芯片上并使所述第一表面和所述第二表面相对的工序；取得第一xy坐标来作为所述第一半导体芯片的所述第一对准标识的位置信息且取得第二xy坐标来作为移动到所述第一半导体芯片上的所述第二半导体芯片的所述第二对准标识的位置信息的工序；基于作为所述第一及第二对准标识的位置信息的所述第一及第二xy坐标来将所述第一半导体芯片和所述第二半导体芯片对位并层叠的工序；使所述第一凸起电极和所述第二凸起电极接触并加热，且将所述第一凸起电极和所述第二凸起电极连接的工序；使所述第三半导体芯片移动到所述第二半导体芯片上并使所述第三表面和所述第四表面相对的工序；取得第三xy坐标来作为所述第二半导体芯片的所述第三对准标识的位置信息且取得第四xy坐标来作为移动到所述第二半导体芯片上的所述第三半导体芯片的所述第四对准标识的位置信息的工序；求出在所述第二半导体芯片的层叠时取得的作为所述第一对准标识的位置信息的第一xy坐标和作为所述第三对准标识的位置信息的第三xy坐标的平均坐标，通过将所述第四对准标识相对于所述平均坐标进行对照来将所述第二半导体芯片和所述第三半导体芯片对位并层叠的工序；和使所述第三凸起电极和所述第四凸起电极接触并加热，且将所述第三凸起电极和所述第四凸起电极连接的工序。实施方式的半导体装置的制造方法，其特征在于，具备：准备第一半导体芯片的工序，该第一半导体芯片具备在第一表面设置的第一凸起电极和第一对准标识；准备第二半导体芯片的工序，该第二半导体芯片具备：在第二表面设置的第二凸起电极和第二对准标识；在与所述第二表面相反侧的第三表面设置的第三凸起电极及第三对准标识；和将所述第二凸起电极和所述第三凸起电极电连接的贯穿电极；准备第三半导体芯片的工序，该第三半导体芯片具备在第四表面设置的第四凸起电极和第四对准标识；使所述第二半导体芯片移动到所述第一半导体芯片上并使所述第一表面和所述第二表面相对的工序；取得所述第一半导体芯片的所述第一对准标识和移动到所述第一半导体芯片上的所述第二半导体芯片的所述第二对准标识的位置信息的工序；基于所述第一及第二对准标识的位置信息来将所述第一半导体芯片和所述第二半导体芯片对位并层叠的工序；使所述第三半导体芯片移动到所述第二半导体芯片上并使所述第三表面和所述第四表面相对的工序；取得所述第二半导体芯片的所述第三对准标识和移动到所述第二半导体芯片上的所述第三半导体芯片的所述第四对准标识的位置信息的工序；和基于所述第一对准标识的位置信息和所述第三及第四对准标识的位置信息来将所述第二半导体芯片和所述第三半导体芯片对位并层叠的工序。附图说明图1是表示用实施方式的制造方法制造的半导体装置的剖视图。图2是表示实施方式的半导体装置的制造方法中的第二半导体芯片的对位工序及层叠工序的剖视图。图3是表示实施方式的半导体装置的制造方法中的第三半导体芯片的对位工序及层叠工序的剖视图。图4是表示实施方式的半导体装置的制造方法中的第四半导体芯片的对位工序及层叠工序的剖视图。图5是表示使用图1所示的半导体装置的第一半导体封装的剖视图。图6是表示使用图1所示的半导体装置的第二半导体封装的剖视图。具体实施方式下面根据附图来说明实施方式的半导体装置的制造方法。首先，参照图1来描述使用实施方式的制造方法制造的半导体装置。图1所示的半导体装置1具备第一半导体芯片2A、第二半导体芯片2B、第三半导体芯片2C和第四半导体芯片2D。第二至第四半导体芯片2B～2D依次层叠于第一半导体芯片2A上。这里，图示了层叠四个半导体芯片2的半导体装置1，但是，半导体芯片2的层叠数并不限于此。构成半导体装置1的半导体芯片2的数量（层叠数）为三个以上即可，也可以是三个或五个以上。在第一半导体芯片2A的上表面（第一表面），形成有第一凸起电极3A。在第二半导体芯片2B的下表面（第二表面），形成有第二凸起电极4A。在第一半导体芯片2A的第一凸起电极3A的形成面（第一表面），设有第一对准标识5A。在第二半导体芯片2B的第二凸起电极4A的形成面（第二表面），设有第二对准标识5B。第二半导体芯片2B将第二凸起电极4A与第一凸起电极3A连接并层叠于第一半导体芯片2A上。即、第一半导体芯片2A和第二半导体芯片2B经第一凸起电极3A和第二凸起电极4A的连接体6A而以电学及机械方式连接。在第二半导体芯片2B的上表面（第三表面），形成有第三凸起电极3B和第三对准标识5C。第二凸起电极4A和第三凸起电极3B经在第二半导体芯片2B内设置的贯穿电极（硅穿孔：TSV）7A而电连接。在第三半导体芯片2C的下表面（第四表面），形成有第四凸起电极4B和第四对准标识5D。第三半导体芯片2C将第四凸起电极4B与第三凸起电极3B连接并层叠于第二半导体芯片2B上。即、第二半导体芯片2B和第三半导体芯片2C经第三凸起电极3B和第四凸起电极4B的连接体6B而以电学及机械方式连接。在第三半导体芯片2C的上表面（第五表面），形成有第五凸起电极3C和第五对准标识本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，具备：准备第一半导体芯片的工序，该第一半导体芯片具备在第一表面设置的第一凸起电极和第一对准标识；准备第二半导体芯片的工序，该第二半导体芯片具备：在第二表面设置的第二凸起电极和第二对准标识；在与所述第二表面相反侧的第三表面设置的第三凸起电极及第三对准标识；和将所述第二凸起电极和所述第三凸起电极电连接的贯穿电极；准备第三半导体芯片的工序，该第三半导体芯片具备在第四表面设置的第四凸起电极和第四对准标识；使所述第二半导体芯片移动到所述第一半导体芯片上并使所述第一表面和所述第二表面相对的工序；取得第一xy坐标来作为所述第一半导体芯片的所述第一对准标识的位置信息且取得第二xy坐标来作为移动到所述第一半导体芯片上的所述第二半导体芯片的所述第二对准标识的位置信息的工序；基于作为所述第一及第二对准标识的位置信息的所述第一及第二xy坐标来将所述第一半导体芯片和所述第二半导体芯片对位并层叠的工序；使所述第一凸起电极和所述第二凸起电极接触并加热，且将所述第一凸起电极和所述第二凸起电极连接的工序；使所述第三半导体芯片移动到所述第二半导体芯片上并使所述第三表面和所述第四表面相对的工序；取得第三xy坐标来作为所述第二半导体芯片的所述第三对准标识的位置信息且取得第四xy坐标来作为移动到所述第二半导体芯片上的所述第三半导体芯片的所述第四对准标识的位置信息的工序；求出在所述第二半导体芯片的层叠时取得的作为所述第一对准标识的位置信息的第一xy坐标和作为所述第三对准标识的位置信息的第三xy坐标的平均坐标，通过将所述第四对准标识相对于所述平均坐标进行对照来将所述第二半导体芯片和所述第三半导体芯片对位并层叠的工序；和使所述第三凸起电极和所述第四凸起电极接触并加热，且将所述第三凸起电极和所述第四凸起电极连接的工序。...

【技术特征摘要】
2013.03.25 JP 061230/20131.一种半导体装置的制造方法，其特征在于，具备：准备第一半导体芯片的工序，该第一半导体芯片具备在第一表面设置的第一凸起电极和第一对准标识；准备第二半导体芯片的工序，该第二半导体芯片具备：在第二表面设置的第二凸起电极和第二对准标识；在与所述第二表面相反侧的第三表面设置的第三凸起电极及第三对准标识；和将所述第二凸起电极和所述第三凸起电极电连接的贯穿电极；准备第三半导体芯片的工序，该第三半导体芯片具备在第四表面设置的第四凸起电极和第四对准标识；使所述第二半导体芯片移动到所述第一半导体芯片上并使所述第一表面和所述第二表面相对的工序；取得第一xy坐标来作为所述第一半导体芯片的所述第一对准标识的位置信息且取得第二xy坐标来作为移动到所述第一半导体芯片上的所述第二半导体芯片的所述第二对准标识的位置信息的工序；基于作为所述第一及第二对准标识的位置信息的所述第一及第二xy坐标来将所述第一半导体芯片和所述第二半导体芯片对位并层叠的工序；使所述第一凸起电极和所述第二凸起电极接触并加热，且将所述第一凸起电极和所述第二凸起电极连接的工序；使所述第三半导体芯片移动到所述第二半导体芯片上并使所述第三表面和所述第四表面相对的工序；取得第三xy坐标来作为所述第二半导体芯片的所述第三对准标识的位置信息且取得第四xy坐标来作为移动到所述第二半导体芯片上的所述第三半导体芯片的所述第四对准标识的位置信息的工序；求出在所述第二半导体芯片的层叠时取得的作为所述第一对准标识的位置信息的第一xy坐标和作为所述第三对准标识的位置信息的第三xy坐标的平均坐标，通过将所述第四对准标识相对于所述平均坐标进行对照来将所述第二半导体芯片和所述第三半导体芯片对位并层叠的工序；和使所述第三凸起电极和所述第四凸起电极接触并加热，且将所述第三凸起电极和所述第四凸起电极连接的工序。2.一种半导体装置的制造方法，其特征在于，具备：准备第一半导体芯片的工序，该第一半导体芯片具备在第一表面设置的第一凸起电极和第一对准标识；准备第二半导体芯片的工序，该第二半导体芯片具备：在第二表面设置的第二凸起电极和第二对准标识；在与所述第二表面相反侧的第三表面设置的第三凸起电极及第三对准标识；和将所述第二凸起电极和所述第三凸起电极电连接...

【专利技术属性】
技术研发人员：筑山慧至，福田昌利，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP