一种电子封装包括插入层、粘附到所述插入层的第一面的裸片、粘附到所述插入层的第二面的嵌入式电子封装、密封化合物、穿过所述密封化合物提供从所述电子封装的第一面到所述插入层的电气路径的一组通孔，以及电气地再分布所述一组通孔以便形成一组互连焊盘的再分布层。所述裸片或者所述嵌入式电子封装或者上述二者电连接到所述插入层。
【技术实现步骤摘要】
【专利摘要】一种电子封装包括插入层、粘附到所述插入层的第一面的裸片、粘附到所述插入层的第二面的嵌入式电子封装、密封化合物、穿过所述密封化合物提供从所述电子封装的第一面到所述插入层的电气路径的一组通孔，以及电气地再分布所述一组通孔以便形成一组互连焊盘的再分布层。所述裸片或者所述嵌入式电子封装或者上述二者电连接到所述插入层。【专利说明】
本公开涉及制造电子器件的设备和方法，并且更具体地涉及封装及其制造方法。
技术介绍
在制造集成电路(IC)时，被称为芯片或裸片的IC通常在分布和与其它电子装配件的集成之前被封装。这一封装通常包括将芯片密封在材料中并且在封装的外部上提供电触点以便提供到该芯片的接口。芯片封装可以提供从芯片到电气或电子产品的母板的电连接、防污染物的保护、提供机械支撑、散热、并且减少热机械应变。 由于IC制造和IC封装之间的关系，IC封装还必须通常随着半导体工业的快速进步而发展。特别是，存在希望封装IC和其它电子器件以便使它们更小、更快和更可靠的行动。
技术实现思路
在本公开的第一方面中，一种芯片封装包括第一衬底、布置在所述第一衬底上方的第一芯片、布置在所述芯片上方与第一衬底相对的面上的第二衬底，所述第二衬底包括至少一个触点以及耦合到所述触点的至少一个电传导线；以及至少局部地密封所述第二衬底和所述第一芯片的密封材料；穿过所述密封材料延伸以便电耦合所述第二衬底的所述至少一个触点的至少一个接触孔。 在本公开的另一方面中，一种用于制造芯片封装的方法包括:提供载体；将第一芯片放置在所述载体上；将所述第一芯片和插入层粘附到一起，所述插入层具有耦合到其的第二芯片；围绕所述第一芯片和所述第二芯片形成密封化合物；穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔；使用电传导材料填充所述至少一个通孔；并且应用电气地重分布所述至少一个通孔以便形成一组互连焊盘的再分布层。 在本公开的又一方面中，一种用于制造复合封装的方法包括:提供载体；将芯片封装放置在所述载体上，所述芯片封装包括连接到插入层或者引线框的第二芯片；将所述第一芯片粘附到所述插入层或者所述引线框；在所述第一芯片和所述芯片封装周围形成密封化合物；穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔；使用导电材料填充所述至少一个通孔；应用电气地再分布所述至少一个通孔以便形成至少一个互连焊盘的再分布层。 【专利附图】【附图说明】 为了进一步使本公开的上述和其它优点以及特征清楚，将通过参照在附图中说明的其具体方面来呈现本公开方面的更加具体的描述。应该意识到，这些附图仅阐释了本公开的典型方面，并且因此不应该被认为限制其范围。将通过使用附图来额外具体且详细地描述和解释本公开，在附图中: 图1是丝焊堆叠封装。 图2是示例性堆叠封装。 图3是具有顶部安装式封装的示例性堆叠封装。 图4是具有横向堆叠配置的示例性堆叠封装。 图5说明了用于制造堆叠封装的示例性方法。 图6A-6J说明了用于堆叠封装的示例性构造序列。 图7A-7K说明了在封装的制造或装配中的可选处理流。 【具体实施方式】 现在将参照附图，其中类似的结构将提供有类似的附图标记。应该理解，附图是本公开的示例性方面的概略和示意性表示，而不是限制本公开，并且也不一定按比例进行绘制。 下面的详细描述参照通过说明的方式示出可以在其中实践本公开的方面的具体细节的附图。 本文使用词语“示例性”用于意指“用作示例、实例或说明”。在本文被描述为“示例性”的任何方面或设计不必被构筑为比其它方面优选或有利。 关于在面或表面“上方”形成的沉积材料使用的词语“在……上方”在本文可以用于意指可以“直接”在暗指的面或表面上，例如与暗指的面或表面直接接触，形成沉积材料。关于在面或表面“上方”形成的沉积材料使用的词语“在……上方”在本文可以用于意指可以“间接”在暗指的面或表面上形成沉积材料，一个或多个额外的层布置在暗指的面或表面和沉积材料之间。 词语“芯片”或“电子芯片”意在包括使用半导体设备制造技术制造的任何设备，包括典型地形成在晶片，例如硅，上并且被分割为单独的裸片的集成电路、MEMS, NEMS,该单独的裸片在本文中也被称为“芯片”。芯片典型地提供有一个或多个电触点或互连，这提供到芯片上的相关电路的电连接。 芯片(可选地在本文被称为裸片)通常在分布和与其它电子装配件的集成之前被封装。这一封装通常包括将芯片密封在材料中并且在封装的外部上提供电触点以便提供到电气或电子产品的母板的接口。芯片封装可以提供从芯片到电气或电子产品的母板的电连接、防污染物的保护、提供机械支撑、散热、并且减少热机械应力。 将多个芯片堆叠在单个封装内是越来越普遍的封装要求，以便例如减小整体装配尺寸、功能电路速度和总成本。将多个芯片堆叠在单个封装内的一种手段包括将现有芯片封装连同一个或多个额外的现有封装或芯片嵌入在单个封装中。 图1是丝焊堆叠封装10。丝焊堆叠封装10在单个封装中将嵌入式丝焊封装I与裸片3组合。更具体地，嵌入式丝焊封装I使用丝焊技术封装裸片5，其中裸片5提供有将裸片5电连接到衬底9的丝焊7。裸片5和丝焊7由密封化合物11密封以便形成嵌入式丝焊封装I。 嵌入式丝焊封装I提供有接触焊盘，例如衬底9上的接触焊盘16。接触焊盘16可以例如通过接合线18电耦合到衬底17。裸片或无源设备(例如，集成无源设备)13也可以提供在衬底9上,例如通过粘合剂粘附到该衬底9。丝焊15被表为提供裸片13和衬底17之间的电连接。这些结构位于嵌入式丝焊封装I的“外部”，就它们的结构位于密封11的外部而言，并且用于将嵌入式丝焊封装I连接到它被集成在其中的丝焊堆叠封装10的周围结构。 更具体地，嵌入式丝焊封装I被表示为将其密封11粘附到裸片3。裸片3布置为“倒装芯片”互连配置。更具体地，在裸片3的一个面上的触点可以提供有建立裸片3和衬底17之间的电连接的焊料隆起焊盘。未充满层19提供在裸片3和衬底17之间。按照这种方式，裸片5、13和3中的每一个可以电耦合到衬底17。设置在衬底17的顶部面上的部件全部被埋入密封化合物21中，形成封装10，在封装10的底部面上由衬底17限定(bound)。焊球23提供在衬底17的底部面上。 在操作中，衬底17提供从其一个面上的连接到另一个面，更具体地，从由密封覆盖的顶部面到暴露的底部面，的电传导路径。从而使用前述部件形成一体封装。衬底17上的焊球23提供到密封的芯片的可焊接电气接口。 尽管丝焊堆叠封装10提供了在封装内部的封装的嵌入式结构，但是期望能够由丝焊封装实现的由于封装尺寸和电性能的改善的电子封装。 图2是根据本公开方面的电子堆叠封装20。可以是电子封装的封装20包括嵌入式电子球形栅格阵列(BGA)封装I’，其本身被表示为包括被表示为倒装芯片配置的裸片5’。可选地，也可以使用丝焊BGA或QFN (方形扁平无引脚)封装。倒装芯片BGA被表示为包括插入层衬底25。更具体地，提供在第一面上具有到裸片5’的电连接的再分布层或互连层28，并且该再分布层或互连层28典型地贯穿第二面上的较大表面区域提供多个触点。层28的第二面上的触点被表示为提本文档来自技高网...
【技术保护点】
一种芯片封装，包括：第一衬底；第一芯片，布置在所述第一衬底上方；第二衬底，布置在所述芯片上方与所述第一衬底相对的一面上，其中，所述第二衬底包括至少一个触点以及耦合到所述触点的至少一个电传导线；以及密封材料，至少局部地密封所述第二衬底和所述第一芯片；至少一个接触孔，穿过所述密封材料延伸以便电耦合所述第二衬底的所述至少一个触点。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：T·迈尔，S·阿尔贝斯，A·沃尔特，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。