本发明专利技术涉及一种用于常开III族氮化物晶体管以获得常关断功能的驱动器。一种半导体器件包括耗尽型GaN FET和集成驱动器/共源共栅IC。集成驱动器/共源共栅IC包括增强型共源共栅NMOS晶体管，其串联连接到GaN FET的源极节点。集成驱动器/共源共栅IC进一步包括驱动器电路，其调节选通输入信号并向共源共栅NMOS晶体管的栅极节点提供适当的数字波形。共源共栅NMOS晶体管和驱动器电路形成在同一硅衬底上。
【技术实现步骤摘要】
用于常开111族氮化物晶体管以获得常关断功能的驱动器
本专利技术涉及半导体器件领域。更具体地，本专利技术涉及半导体器件中的氮化镓FET。
技术介绍
与硅FET相比，由诸如氮化镓(GaN)这样的II1-N材料制成的场效应晶体管(FET)表现出电源开关所期望的特性，诸如高带隙和高热导率。耗尽型GaN FET比增强型GaN FET制造起来简单、便宜，因此可以是电源开关半导体器件所期望的。然而，还可以期望电源开关在非加电状态下具有高阻抗，这在耗尽型GaN FET中没有实现。
技术实现思路
以下提供的概要旨在提供本专利技术的一个或更多个方面的基本理解。该概要并不是本专利技术的详尽概括，并且也不旨在确定本专利技术的关键或者决定性要素，也不描述其范围。相反，本概要的主要目的在于以简化形式呈现本专利技术的一些概念，作为对随后提供的更详细描述的序言。一种半导体器件包括耗尽型GaN FET和集成驱动器/共源共栅集成电路(1C)。集成驱动器/共源共栅IC包括增强型共源共栅η沟道金属氧化物半导体(NMOS)晶体管，其串联连接到GaN FET的源极节点。集成驱动器/共源共栅IC进一步包括驱动器电路，其调节选通输入信号并向共源共栅NMOS晶体管的栅极节点提供适当的数字波形。共源共栅NMOS晶体管和驱动器电路形成在同一硅衬底上。【附图说明】图1是包含耗尽型GaN FET和集成驱动器/共源共栅IC的半导体器件的示意图。图2Α到图2C是示例性集成驱动器/共源共栅IC的截面图，以制造的连续阶段示出。图3Α到图3D是另一个示例性集成驱动器/共源共栅IC的截面图，以制造的连续阶段示出。图4Α到图4C是耗尽型GaN FET的截面图，以制造的连续阶段示出。【具体实施方式】参照附图描述本专利技术。附图并不按比例绘出，提供这些附图仅在于例示本专利技术。以下参照图示的示例应用描述本专利技术的若干方面。应理解阐述的若干具体细节、关系、方法旨在提供对本专利技术的理解。然而，本领域技术人员将容易理解本专利技术能够在没有一个或者更多个具体细节的情况下或者利用其它方法被实现。在其它示例中，没有详细示出已知结构或操作以避免混淆本专利技术。本专利技术不限于所例示的动作或事件的顺序，因为一些动作可以按照不同顺序和/或与其它动作或者事件同时进行。此外，实现根据本专利技术的方法不要求所有示出的动作或者事件。一种半导体器件包括耗尽型GaN FET和集成驱动器/共源共栅1C。集成驱动器/共源共栅IC包括增强型共源共栅NMOS晶体管，其串联连接到GaN FET的源极节点。集成驱动器/共源共栅IC进一步包括驱动器电路，其调节选通输入信号并向共源共栅NMOS晶体管的栅极节点提供适当的数字波形。共源共栅NMOS晶体管和驱动器电路形成在同一硅衬底上。出于本描述的目的，术语“II1-N”被理解为表示一种半导体材料，其中，第三族元素也就是铝、镓和铟，以及可能硼，提供所述半导体材料中的原子的一部分，而氮原子提供所述半导体材料中的原子的剩余部分。II1-N半导体材料的示例是氮化镓、氮化硼镓、氮化铝镓、氮化铟和氮化铟铝镓。描述材料的元素成分的术语并不暗示元素的具体化学计量。出于本描述的目的，术语GaN FET理解为表示包括II1-N半导体材料的场效应晶体管。图1是包含耗尽型GaN FET102和集成驱动器/共源共栅IC104的半导体器件100的示意图。GaN FET102的漏极节点106连接到半导体器件100的漏极输入端子108。GaNFET102的源极节点110连接到集成驱动器/共源共栅IC104的上共源共栅输入/输出(I/O)端口 112。GaN FET102的栅极节点114可以连接到集成驱动器/共源共栅IC104的下共源共栅I/O端口 116，或者，另选地，可以连接到半导体器件100的Vss端子118。集成驱动器/共源共栅IC104包括增强型共源共栅NMOS晶体管120。共源共栅NMOS晶体管120的漏极节点122连接到上共源共栅I/O端口 112。共源共栅NMOS晶体管120的源极节点124连接到集成驱动器/共源共栅IC104的内部Vss节点126。内部Vss节点126通过集成驱动器/共源共栅IC104的Vss端口 128连接到半导体器件100的Vss端子118。如果GaN FET102的栅极节点114连接到下共源共栅I/O端口 116，则内部Vss节点126连接到下共源共栅I/O端口 116。选通输入信号130提供到半导体器件100的栅端子132，其连接到集成驱动器/共源共栅IC104的栅极I/O端口 134。选通输入信号130可以具有小于100纳秒的周期，其频率高于10兆赫兹(MHz)。集成驱动器/共源共栅IC104通过驱动器电路136调节选通输入信号130，并向共源共栅NMOS晶体管120的栅极节点138提供适当的数字波形。驱动器电路130可以包括，例如，边缘检测器电路140，诸如图1描绘的施密特触发器电路，以提供与选通输入信号130的上升部分和下降部分对应的适当的尖锐信号。通过集成驱动器/共源共栅IC104的Vcc端口 144连接的半导体器件100的Vcc端子142可以向边缘检测器电路140提供电力。驱动器电路136还可以包括，例如，电平转换器电路146，其从边缘检测器电路140接收信号并提供适用于驱动共源共栅NMOS晶体管120的更高或更低电压信号。可以通过经集成驱动器/共源共栅IC104的Vdd端口 150连接的半导体器件100的Vcc端子142和Vdd端子148提供电平转换器电路146的电力。驱动器电路136可以进一步包括，例如，驱动器缓冲器152，其从电平转换器电路146接受电压信号并向共源共栅NMOS晶体管120的栅极节点138提供具有适当电流的驱动信号。驱动器缓冲器152可以连接到Vdd端口 150，以使电力可以通过半导体器件100的Vdd端子142提供给驱动器缓冲器152。在本示例的范围内，驱动器电路136中可以包括其它电路和部件。图2A到图2C是示例性集成驱动器/共源共栅IC的截面图，其以制造的连续阶段示出。参照图2A，集成驱动器/共源共栅IC204形成在硅衬底252中。硅衬底252可以是，例如，单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体取向区域的混合取向技术(HOT )晶片、或者适用于制造集成驱动器/共源共栅IC204的其它硅衬底。集成驱动器/共源共栅IC204包括增强型共源共栅NMOS晶体管220的区域、驱动器电路P沟道金属氧化物半导体(PMOS)晶体管254的区域和驱动器电路NMOS晶体管256的区域。驱动器电路PMO晶体管254和驱动器电路NMOS晶体管256是集成驱动器/共源共栅IC204的一个或更多个电路，例如，如参照图1所描述的驱动器缓冲器、电平转换器电路或者边缘检测器电路中的部件。场氧化物元件258可以形成在硅衬底252的顶表面以横向隔离共源共栅NMOS晶体管220的区域、驱动器电路PMOS晶体管254的区域和驱动器电路NMOS晶体管256的区域。场氧化物258可以通过，例如，浅槽沟道隔离(STI)工艺或硅的局部氧化(LOCOS)工艺形成。栅介电层260形成在硅衬底252的顶表面，同时形成在共源共栅NMOS晶体管220的区域、驱动器电路PMOS晶体管254的区域和驱动器电本文档来自技高网...
【技术保护点】
一种半导体器件，其包括：耗尽型氮化镓场效应晶体管，即GaN FET；和集成驱动器/共源共栅集成电路即共源共栅IC，其包括：增强型共源共栅n沟道金属氧化物半导体晶体管，即增强型共源共栅NMOS晶体管；和驱动器电路，所述驱动器电路和所述增强型共源共栅NMOS晶体管设置在同一硅衬底中；其中：所述GaN FET的漏极节点连接到所述半导体器件的漏端子；所述GaN FET的源极节点连接到所述增强型共源共栅NMOS晶体管的漏极节点；所述增强型共源共栅NMOS晶体管的栅极节点连接到所述驱动器电路；并且所述半导体器件的栅端子连接到所述驱动器电路。
【技术特征摘要】
2013.03.08 US 13/789,9491.一种半导体器件，其包括: 耗尽型氮化镓场效应晶体管，即GaN FET ;和 集成驱动器/共源共栅集成电路即共源共栅1C，其包括: 增强型共源共栅η沟道金属氧化物半导体晶体管，即增强型共源共栅NMOS晶体管；和 驱动器电路，所述驱动器电路和所述增强型共源共栅NMOS晶体管设置在同一硅衬底中； 其中: 所述GaN FET的漏极节点连接到所述半导体器件的漏端子； 所述GaN FET的源极节点连接到所述增强型共源共栅NMOS晶体管的漏极节点； 所述增强型共源共栅NMOS晶体管的栅极节点连接到所述驱动器电路；并且 所述半导体器件的栅端子连接到所述驱动器电路。2.根据权利要求1所述的半导体器件，其中所述增强型共源共栅NMOS晶体管具有5伏的栅-源工作电压。3.根据权利要求1所述的半导体器件，其中所述增强型共源共栅NMOS晶体管是漏极延伸NMOS晶体管。4.根据权利要求1所述的半导体器件，其中所述驱动器电路包括驱动器缓冲器，所述驱动器缓冲器连接到所述增强型共源共栅NMOS晶体管的所述栅极节点。5.根据权利要求1所述的半导体器件，其中所述驱动器电路包括电平转换器电路。6.根据权利要求1所述的半导体器件，其中所述驱动器电路包括边缘检测器电路。7.根据权利要求1所述的半导体器件，其中所述驱动器电路可操作以处理所述栅端子处具有高于1MHz频率的选通输入信号。8.根据权利要求1所述的半导体器件，其中所述增强型共源共栅NMOS晶体管具有栅介电层，其厚度与所述驱动器电路的驱动器电路NMOS晶体管的栅介电层大致相同。9.根据权利要求1所述的半导体器件，其中所述GaNFET的栅极包括金属。10.根据权利要求1所述的半导体器件，其中所述GaNFET的栅极包括II1-N半导体材料。11.一种形成半导体器件的工艺，所述工艺包括以下步骤: 形成耗尽型GaN FET ； 通过包括以下步骤的工艺形成集成驱动器/共源共栅IC: 提供娃衬底； 在所述硅...
【专利技术属性】
技术研发人员：S·彭德哈尔卡，N·特珀尔内尼，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。