显示面板及其数组基板制造技术

一种显示面板及其数组基板包含扫描线、数据线、薄膜晶体管、第一透明电极、保护层与第二透明电极。扫描线与数据线交错以定义出像素区。薄膜晶体管的栅介电层皆与扫描线和数据线重叠，并延伸覆盖像素区。上述的栅介电层具有第一区、第二区与第三区。第一区至少部分对应于薄膜晶体管的半导体层。第三区对应于至少一部份像素区。第二区连接且位于第一区与第三区之间。第二区与第三区的厚度不同。第一透明电极设置且覆盖于在像素区的部份栅介电层上。保护层设置且覆盖于薄膜晶体管与第一透明电极上。第二透明电极设置且覆盖于部份保护层上。

【技术实现步骤摘要】
显示面板及其阵列基板
本专利技术是有关于一种显示面板，且特别是有关于一种显示面板的阵列基板。
技术介绍
液晶显示器(LiquidCrystalDisplay；LCD)是目前显示器产业的主流，但其视角较小也是相关产业积极解决的问题之一。目前相关产业为了解决视角较小的问题，提出各种不同的显示技术，例如：垂直配向(VerticalAlignment；VA)显示技术、横向电场效应(In-PlaneSwitching；IPS)显示技术与边际场切换(Fringe-FieldSwitching；FFS)显示技术。FFS显示技术与IPS显示技术是二种最近最受欢迎的广视角技术，但是FFS显示技术较IPS显示技术具有较高穿透性与较大视角的特性。此外，FFS显示技术也改善了改善IPS显示技术扭转速度慢、开口率低、需较多背光源等缺点。因此，FFS显示技术渐渐成为广视角技术的明日之星。
技术实现思路
因此，本专利技术的一技术态样是在提供一种应用FFS显示技术的阵列基板。根据本专利技术一实施方式，一种阵列基板包含扫描线、数据线、薄膜晶体管、第一透明电极、保护层与第二透明电极。扫描线与数据线交错以定义出像素区。薄膜晶体管具有栅极、源极、漏极、半导体层与栅介电层。栅极连接扫描线。源极连接数据线。半导体层设置于源极、漏极与栅极之间。源极与漏极分别接触半导体层的两端。栅介电层设置于半导体层与栅极之间且栅介电层皆与扫描线和数据线重叠，并延伸覆像素区。栅介电层具有第一区、第二区与第三区。第一区至少部分对应于半导体层。第三区对应于至少一部份像素区。第二区连接且位于第一区与第三区之间。第二区与第三区的厚度不同。第一透明电极设置且覆盖于在像素区的部份栅介电层上。保护层设置且覆盖于薄膜晶体管与第一透明电极上。第二透明电极设置且覆盖于部份保护层上。第二透明电极具有第一边缘电极、第二边缘电极、多个条状电极与多个间隔。第一边缘电极实质上平行于数据线，且位于数据线旁边。第二边缘电极实质上平行于扫描线，且位于扫描线旁边。条状电极连接于第一边缘电极、第二边缘电极或两者。各间隔位于各二相邻的条状电极之间。第一透明电极与第二透明电极其中的一电性连接漏极，用以当作像素电极。第一透明电极与第二透明电极其中另一者电性连接共通电位源，用以当作共通电极。在本专利技术一或多个实施方式中，上述的条状电极连接于第一边缘电极。第二区更对应设置于数据线与第一透明电极之间。第一透明电极部份重叠于第二区。在本专利技术一或多个实施方式中，上述的第一边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(micrometer；μm)至8微米(μm)。在本专利技术一或多个实施方式中，上述的第二区更对应设置于扫描线与第一透明电极之间。第一透明电极部份重叠于第二区。在本专利技术一或多个实施方式中，上述的第二边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(μm)至8微米(μm)。在本专利技术一或多个实施方式中，上述的条状电极连接于第二边缘电极。第二区更对应设置于扫描线与第一透明电极之间。第一透明电极部份重叠于第二区。在本专利技术一或多个实施方式中，上述的第二边缘电极的内缘与第二区的边界之间的垂直投影距离约为2微米(μm)至8微米(μm)。在本专利技术一或多个实施方式中，上述的第一区与第二区的厚度皆厚于第三区的厚度。在本专利技术一或多个实施方式中，上述的第一区与第三区的厚度皆薄于第二区的厚度。在本专利技术一或多个实施方式中，上述的第二区更对应设置于扫描线，但不包含位于第一区的扫描线。在本专利技术一或多个实施方式中，上述的第二区与该第三区之间的厚度差约为1000埃至10000埃本专利技术的另一技术态样为提供上述阵列基板的显示面板。根据本专利技术一实施方式，一种显示面板包含上述的阵列基板、对向基板与非自发光显示介质层。对向基板设置于阵列基板上。非自发光显示介质层夹设于阵列基板与对向基板之间。附图说明图1绘示依照本专利技术第一实施方式的阵列基板的局部俯视图；图2绘示沿图1的线段2的剖面图；图3绘示沿图1的线段3的剖面图；图4绘示沿图1的线段4的剖面图；图5绘示依照本专利技术第二实施方式的阵列基板的局部剖面图，其剖面位置与图4相同；图6绘示依照本专利技术第三实施方式的阵列基板的局部俯视图；图7绘示沿图6的线段7的剖面图；图8绘示依照本专利技术第四实施方式的阵列基板的局部俯视图；图9绘示绘示沿图8的线段9的剖面图；图10绘示依照本专利技术一实施方式的显示面板的剖面示意图；图11绘示依照本专利技术多个实施例的寄生电容柱状图；图12绘示依照本专利技术多个实施例的穿透率增益曲线图；图13绘示依照本专利技术实施例与比较例的液晶层穿透效率曲线图。其中，附图标记：100：阵列基板105：基板110：扫描线120：数据线130：薄膜晶体管132：栅极134：栅介电层136：源极138：漏极139：半导体层140：第一透明电极145：保护层150：第二透明电极152：第一边缘电极154：第二边缘电极156：条状电极158：间隔200：对向基板300：非自发光显示介质层2、3、4、7、9：线段PX：像素区I：第一区II：第二区III：第三区D：垂直投影距离E：圈具体实施方式以下将以附图揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与组件在附图中将以简单示意的方式绘示之。第一实施方式图1绘示依照本专利技术第一实施方式的阵列基板100的局部俯视图。如图1所示，阵列基板100包含扫描线110、数据线120、薄膜晶体管130、第一透明电极140、保护层(如图2的标号145所示)与第二透明电极150。扫描线110与数据线120交错以定义出像素区PX。图2绘示沿图1的线段2的剖面图。请一并参照图1与图2，薄膜晶体管130具有栅极132、栅介电层(或称为栅绝缘层)134、源极136、漏极138与半导体层139。栅极132连接扫描线110。源极136连接数据线120。半导体层139设置于源极136、漏极138与栅极132之间，且源极136与漏极138相互分离且分别接触半导体层139的两端。栅介电层134设置于半导体层139与栅极132之间，且延伸覆盖像素区PX。第一透明电极140设置且覆盖于在像素区PX的部份栅介电层134上。保护层145设置且覆盖于薄膜晶体管130与第一透明电极140上。第二透明电极150设置且覆盖于部份保护层145上。在本实施方式中，第一透明电极140电性连接漏极138，用以当作像素电极。第二透明电极150电性连接共通电位源，用以当作共通电极。亦即，本实施方式的阵列基板100为上共通电极、下像素电极结构。此外，本实施方式的阵列基板100尚可包含基板105。上述的扫描线110、数据线120、薄膜晶体管130、第一透明电极140、保护层145与第二透明电极150均可形成于基板105上。请回到图1，第二透明电极150具有第一边缘电极(或称为第一边界电极)152、第二边缘电极(或称为第二边界电极)154、多个条状电极156与多个间隔158。第一边缘电极152实质上平行于数据线120，且位于数据线120旁边。第二边缘电极本文档来自技高网...

【技术保护点】
一种数组基板，其特征在于，包含：至少一扫描线；至少一数据线，与该扫描线交错以定义出一像素区；至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同；至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质上平行于该数据线，且位于该数据线旁边，该第二边缘电极实质上平行于该扫描线，且位于该扫描线旁边，该些条状电极连接于该第一边缘电极、该第二边缘电极或两者，各该间隔位于各二相邻的该些条状电极之间，其中，该第一透明电极与该第二透明电极其中的一电性连接该漏极，用以当作一像素电极，该第一透明电极与该第二透明电极其中另一者电性连接一共通电位源，用以当作一共通电极。...

【技术特征摘要】
2014.05.16 TW 1031173301.一种阵列基板，其特征在于，包含：至少一扫描线；至少一数据线，与该扫描线交错以定义出一像素区；至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同，且第二区的厚度大于第三区的厚度；至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质上平行于该数据线，且位于该数据线旁边，该第二边缘电极实质上平行于该扫描线，且位于该扫描线旁边，该些条状电极连接于该第一边缘电极、该第二边缘电极或两者，各该间隔位于各二相邻的该些条状电极之间，其中，该第一透明电极与该第二透明电极其中的一电性连接该漏极，用以当作一像素电极，该第一透明电极与该第二透明电极其中另一者电性连接一共通电位源，用以当作一共通电极；其中，该第二区更对应设置于该数据线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。2.如权利要求1所述的阵列基板，其特征在于，该第一边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。3.如权利要求1所述的阵列基板，其特征在于，该第二区更对应设置于该扫描线与该第一透明电极之间，且该第一透明电极部份重叠于该第二区。4.如权利要求3所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米。5.如权利要求1所述的阵列基板，其特征在于，该第二边缘电极的内缘与该第二区的边界之间的垂直投影距离为2微米至8微米，且第二区更对应设置于扫描线与第一透明电极之间。6.如权利要求1所述的阵列基板，其特征在于，该第一区与该第二区的厚度皆厚于该第三区的厚度。7.如权利要求1所述的阵列基板，其特征在于，该第一区与该第三区的厚度皆薄于该第二区的厚度。8.如权利要求1所述的阵列基板，其特征在于，该第二区与该第三区之间的厚度差为1000埃至10000埃。9.一种阵列基板，其特征在于，包含：至少一扫描线；至少一数据线，与该扫描线交错以定义出一像素区；至少一薄膜晶体管，具有一栅极、一源极、一漏极、一半导体层与一栅介电层，该栅极连接该扫描线，该源极连接该数据线，该半导体层设置于该源极、该漏极与该栅极之间，且该源极与该漏极分别接触该半导体层的两端，该栅介电层设置于该半导体层与该栅极之间且该栅介电层皆与该扫描线和该数据线重叠，并延伸覆盖该像素区，其中，该栅介电层具有一第一区、一第二区与一第三区，该第一区至少部分对应于该半导体层，该第三区对应于至少一部份该像素区，该第二区连接且位于该第一区与该第三区之间，该第二区与该第三区的厚度不同，且第二区的厚度大于第三区的厚度；至少一第一透明电极，设置且覆盖于在该像素区的部份该栅介电层上；一保护层，设置且覆盖于该薄膜晶体管与该第一透明电极上；以及至少一第二透明电极，设置且覆盖于部份该保护层上，其中该第二透明电极具有至少一第一边缘电极、至少一第二边缘电极、多个条状电极与多个间隔，该第一边缘电极实质...

【专利技术属性】
技术研发人员：张琬珩，郑孝威，范姜士权，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71