像素结构及显示装置制造方法及图纸

本发明专利技术提供了一种像素结构及显示装置，其中像素结构包括衬底基板，及依次层叠于衬底基板上的公共电极、栅极绝缘层、钝化层和像素电极，还包括：位于钝化层与栅极绝缘层之间的导电电极，导电电极位于像素电极与公共电极的重叠区域内，且与像素电极电连接，以与公共电极形成存储电容。上述像素结构的导电电极和像素电极共同与公共电极构成存储电容，导电电极与公共电极之间仅有栅极绝缘层这一层膜层，减小了构成存储电容的两部分之间的距离，从而提高了存储电容，改善了显示装置的显示性能。

【技术实现步骤摘要】
像素结构及显示装置
本专利技术涉及显示
，尤其涉及一种像素结构及显示装置。
技术介绍
液晶显示装置的主像素区包括多个呈阵列式排布的像素单元，每个像素单元包括红、绿、蓝三个子像素。根据驱动方式的不同，液晶显示装置的像素结构可分为：单栅极驱动、双栅极驱动、三栅极驱动等类型。其中，双栅极驱动的像素结构为：三种颜色的子像素共同被两个栅极驱动，这种像素结构中相邻两个子像素共用同一条数据线，因此能够节省数据驱动芯片的使用数量，降低制造成本。但是，双栅极驱动的像素结构中，公共电极与像素电极之间具有栅极绝缘层和钝化层两层膜层，导致公共电极与像素电极之间的距离较远，二者形成的存储电容较小，影响显示装置的显示性能。
技术实现思路
本专利技术提供一种像素结构及显示装置，以提高公共电极与像素电极所形成的存储电容，改善装置的显示性能。为达到上述目的，本专利技术采用如下技术方案：一种像素结构，包括：衬底基板，及依次层叠于所述衬底基板上的公共电极、栅极绝缘层、钝化层和像素电极，所述像素结构还包括：位于所述钝化层与所述栅极绝缘层之间的导电电极，所述导电电极位于所述像素电极与所述公共电极的重叠区域内，且与所述像素电极电连接，以与所述公共电极形成存储电容。优选的，所述钝化层位于所述像素电极与所述公共电极的重叠区域内的部分具有至少一个过孔，所述像素电极通过所述过孔与所述导电电极电连接。优选的，所述像素结构还包括薄膜晶体管，所述钝化层上具有用于电连接所述薄膜晶体管的漏极与所述像素电极的像素电极接触孔，所述像素电极接触孔与所述过孔同时形成。优选的，所述公共电极包括：同时与两个所述像素电极具有重叠部分的第一部分和仅与一个所述像素电极具有重叠部分的第二部分，所述导电电极位于所述第一部分与所述像素电极的重叠区域内，或者，所述导电电极位于所述第一部分和所述第二部分与所述像素电极的重叠区域内。优选的，所述导电电极的材料为金属。优选的，所述导电电极的材料与所述像素结构的薄膜晶体管的源极和漏极的材料相同。优选的，所述导电电极与所述源极和所述漏极同层形成。优选的，所述像素结构为双栅极驱动的像素结构。本专利技术还提供了一种显示装置，包括以上任一项所述的像素结构。本专利技术所提供的像素结构及显示装置中，通过在像素电极与公共电极的重叠区域内形成导电电极，使该导电电极与像素电极电连接，并且使导电电极位于钝化层与栅极绝缘层之间，从而该导电电极和像素电极共同与公共电极构成存储电容。可见，相对于现有技术中像素电极与公共电极之间具有栅极绝缘层和钝化层两层膜层的像素结构，本专利技术所提供的像素结构的导电电极与公共电极之间仅有栅极绝缘层这一层膜层，减小了构成存储电容的两部分之间的距离，从而提高了存储电容，改善了显示装置的显示性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本专利技术实施例所提供的像素结构图；图2为本专利技术实施例所提供的像素结构的单个网格内的结构图；图3为本专利技术实施例所提供的像素结构沿图2中AA′方向的截面图；图4为现有技术中的像素结构沿图2中AA′方向的截面图；图5为本专利技术实施例所提供的像素结构中过孔的分布图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本专利技术保护的范围。本专利技术实施例提供了一种像素结构，包括：衬底基板，及依次层叠于衬底基板上的公共电极、栅极绝缘层、钝化层和像素电极。该像素结构还包括：位于钝化层与栅极绝缘层之间的导电电极，导电电极位于像素电极与公共电极的重叠区域内，且与像素电极电连接，以与公共电极形成存储电容。现有技术中的像素结构中，像素电极与公共电极的重叠部分之间往往被钝化层和栅极绝缘层间隔，导致像素电极与公共电极的距离较远，所形成的存储电容较小。本实施例所提供的像素结构中，通过在钝化层与栅极绝缘层之间形成与像素电极电连接的导电电极，并使导电电极与公共电极具有重叠面积，以与公共电极形成存储电容，从而使构成存储电容的两部分分别为：导电电极与像素电极的连接结构和公共电极，且该两部分之间的距离仅为栅极绝缘层的膜厚，因此减小了构成存储电容的两部分之间的距离，从而增大了存储电容，有利于改善显示装置的显示效果。下面以双栅极驱动的像素结构为例，对本实施例所提供的像素结构进行详细介绍。本实施例中，双栅极驱动的像素结构优选的可如图1所示，多条沿第一方向的栅极线(如图中的栅极线Gate1～Gate4)和多条沿第二方向的数据线(如图中的数据线Data1～Data4)相互交错形成多个网格，第一方向与第二方向例如可相互垂直。每个网格内具有两个子像素101和两个TFT102，各个子像素101在沿第一方向上按照红R、绿G、蓝B的颜色顺序依次排布，在沿第二方向上按同一种颜色排布。沿第一方向的各排子像素中，相邻两排子像素之间均具有两条栅极线，沿第二方向的各排子像素中，每两排子像素之间具有一条数据线。沿第一方向的子像素交替与两条栅极线相连，且沿第一方向的子像素中位于相邻两个网格内相邻的两个子像素与同一条数据线相连，因此，双栅极驱动的像素结构中栅极线的数量是数据线的二倍。需要说明的是，以上所述的网格仅指内部包括有子像素101的网格，对于例如图1中的Gate2、Gate3、Data1和Data2所定义出的类似区域，其内部没有子像素，且定义出类似区域的两条栅极线(如Gate2和Gate3)之间的距离非常近，在本实施例中该些区域均不称为网格。上述双栅极驱动的像素结构每个网格(例如为图1中的区域10)内的结构优选的可如图2所示，包括：栅极线201；栅极线201同层形成薄膜晶体管204的栅极(图中未示出)；与栅极线201同层形成的公共电极202，该公共电极202为折线形状；数据线203；与数据线203同层形成的薄膜晶体管204的源极和漏极(图中未示出)，其中，源极与数据线203电连接；与公共电极202部分重叠的两个像素电极205，薄膜晶体管204的漏极与像素电极205电连接。以图2所示出的像素结构沿AA′方向的截面为例，本实施例所提供的像素结构的层结构具体可包括(参见图3)：衬底基板301；位于衬底基板301上的公共电极202；覆盖在公共电极202上的栅极绝缘层302；位于栅极绝缘层302上的导电电极303；覆盖在导电电极303上的钝化层304；位于钝化层304上的像素电极205。其中，导电电极303位于像素电极205与公共电极202重叠的部分的下方，具体的，导电电极303位于钝化层304与栅极绝缘层302之间(即位于像素电极205与公共电极202之间)，且导电电极303位于像素电极205与公共电极202的重叠区域内。本实施例对于导电电极303的形状和大小并不进行限定。优选的，若将公共电极202分为两部分：第一部分同时与两个像本文档来自技高网...

【技术保护点】
一种像素结构，包括：衬底基板，及依次层叠于所述衬底基板上的公共电极、栅极绝缘层、钝化层和像素电极，其特征在于，所述像素结构还包括：位于所述钝化层与所述栅极绝缘层之间的导电电极，所述导电电极位于所述像素电极与所述公共电极的重叠区域内，且与所述像素电极电连接，以与所述公共电极形成存储电容。

【技术特征摘要】
1.一种像素结构，包括：衬底基板，及依次层叠于所述衬底基板上的公共电极、栅极绝缘层、钝化层和像素电极，其特征在于，所述像素结构还包括：位于所述钝化层与所述栅极绝缘层之间的导电电极，所述导电电极位于所述像素电极与所述公共电极的重叠区域内，且与所述像素电极电连接，以与所述公共电极形成存储电容；所述钝化层位于所述像素电极与所述公共电极的重叠区域内的部分具有至少一个过孔，所述像素电极通过所述过孔与所述导电电极电连接，所述过孔为方孔，所述方孔的开口边长小于所述导电电极的宽度；所述导电电极与公共电极的形状和大小完全相同，并与公共电极完全重合。2.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括薄膜晶体管，所述钝化层上具有用于电连接所述薄膜晶体管的漏极与所述像素电极的像素电极接触孔，所述像素电极接触孔与所述过孔同时形...

【专利技术属性】
技术研发人员：冯博，马禹，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11