垂直氮化镓晶体管及其制造方法技术

本发明专利技术公开一种垂直氮化镓晶体管及其制造方法。该垂直氮化镓晶体管具有上表面和下表面，且包括包含有氮化镓层的半导体结构体，其中，半导体结构体包括：第一导电型的第一半导体层，包含上表面、下表面以及侧面；第一导电型的第二半导体层，包覆第一导电型的第一半导体层的下表面和侧面；以及第二导电型的半导体层，位于第一半导体层与第二半导体层之间而使第一半导体层与第二半导体层分离。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种。该垂直氮化镓晶体管具有上表面和下表面，且包括包含有氮化镓层的半导体结构体，其中，半导体结构体包括：第一导电型的第一半导体层，包含上表面、下表面以及侧面；第一导电型的第二半导体层，包覆第一导电型的第一半导体层的下表面和侧面；以及第二导电型的半导体层，位于第一半导体层与第二半导体层之间而使第一半导体层与第二半导体层分离。【专利说明】
本专利技术涉及一种晶体管及其制造方法，尤其涉及一种。
技术介绍
由于信息通讯技术的发达，对于在高速切换环境或高电压环境中工作的高耐压晶体管的需求在增加。与现有技术中的硅系列晶体管相比，最近出现的氮化镓系晶体管由于可以进行高速切换操作而适于超高速信号处理，而且由于材料本身的高耐压特性而具有适用于高电压环境的优点，因此在业界受到瞩目。尤其对于利用氮化镓的高电子迁移率晶体管(High Electron Mobility Transistor:HEMT)而言,可利用异质材料之间的界面上产生的二维电子气(2DEG:2_Dimensional Electron Gas)而提高电子的迁移率(mobility),因此具有适于高速信号传输的优点。通常而言，这种氮化镓晶体管具有载流子沿水平方向移动的水平型结构。然而对于水平氮化镓晶体管而言，存在的问题在于，因形成于表面的电场而使通过沟道移动的载流子的流动受到阻碍，并由于元件工作时电场集中于栅极边角的现象而造成元件的耐压性(ruggedness)劣化。因此，最近提出一种载流子沿垂直方向移动的垂直氮化镓晶体管，作为一例美国公开专利2012-0319127中公开了一种电流孔径垂直电子晶体管(CAVET =CurrentAperture Vertical Electron Transistor)。根据这一电流孔径垂直电子晶体管，将源极与漏极配置为沿垂直方向相互面对，并在中间配置P型氮化镓(P-GaN)层以作为电流势垒层。而且，电流通过由P型氮化镓层提供的孔径(aperture)而沿着垂直方向从源极流到漏极。为了制造这种垂直氮化镓晶体管，需要一种将氮化镓层外延生长的工序，作为一例，出于节省成本的原因，通过在C-平面蓝宝石基板上应用金属有机化合物气相外延法(M0CVD:Metal_0rganic Chemical Vapor Deposition)而生长氮化嫁层，为此不能顾全晶格常数(lattice parameters)较大以及导热系数不匹配(thermal coefficientmismatches)的问题。然而,在这一过程中形成的氮化镓层内却有与蓝宝石基板之间的晶格常数差异所导致的高密度的结晶缺陷(例如，穿透位错(TD:Threading Dislocation))沿着与生长方向相同的垂直方向产生。众所周知这些穿透位错作为非辐射复合中心(nonradiative recombination center)发挥作用，并且作为带电散射中心(chargedscattering center)发挥作用，从而对载流子的迁移率产生影响。尤其对于具有垂直沟道的氮化镓晶体管而言，穿透位错沿着载流子的移动方向即垂直方向形成，从而降低元件的击穿电压等，成为显著降低元件可靠性的原因。
技术实现思路
技术问题本专利技术所要解决的技术问题为提供一种对通过晶体管的沟道移动的载流子的流动不会造成妨碍的同时可以有效地抑制与基板之间的晶格常数差异所导致的高密度的结晶缺陷沿生长方向的相同方向产生的现象的。技术方案根据一例的垂直氮化镓晶体管具有上表面和下表面，且包括包含有氮化镓层的半导体结构体，其中，半导体结构体包括:第一导电型的第一半导体层，包含上表面、下表面以及侧面；第一导电型的第二半导体层，包覆第一导电型的第一半导体层的下表面和侧面；以及第二导电型的半导体层，位于第一半导体层与第二半导体层之间而使第一半导体层与第二半导体层分离。根据一例的垂直氮化镓晶体管的制造方法包括如下步骤:在生长基板上生长氮化镓层，将氮化镓层图案化而形成条带，并对生长基板上表面进行凹进处理，在条带上生长氮化镓层，并且使氮化镓层生长成包覆条带的侧面和上面而形成平整的上表面，在多个氮化镓层上贴附支撑基板，并从多个半导体层分离生长基板。根据另一例的垂直氮化镓晶体管具有漏极，并包括:第一半导体层，作为第一导电型掺杂为η型；第二半导体层，形成于第一半导体层上部，由未经掺杂的半导体形成；形成于第二半导体层上部的源极、以及作为第二导电型被掺杂为P型的第三半导体层；绝缘层，形成于第三半导体层上部；栅极，形成于绝缘层上部；以及阻断层，在源极的下部区域形成为将源极与漏极之间的垂直路径予以阻断。根据另一例的垂直氮化镓晶体管的制造方法，包括如下步骤:第一步骤，在第一基板上形成第一导电型的种子层；第二步骤，使种子层生长而形成作为第一导电型被掺杂为η型的第一半导体层；第三步骤，在被掺杂为η型的第一半导体层上形成阻断层以覆盖种子层；第四步骤，在没有阻断层的第一半导体层上形成由未经掺杂的半导体层构成的第二半导体层；第五步骤，在阻断层和第二半导体层上形成由作为第二导电型被掺杂为P型的P-氮化镓层构成的第三半导体层；第六步骤，在第三半导体层上形成绝缘层；第七步骤，在阻断层上部区域形成源极而在源极之间形成栅极；第八步骤，在上表面贴附第二基板;第九步骤，分离第一基板；第十步骤，在分离出第一基板的面上形成漏极。根据又一例的垂直氮化镓晶体管包括:基板；基板上的缓冲层；在缓冲层上露出缓冲层的一部分表面的掩膜层图案；掩膜层图案和缓冲层的暴露表面上的氮化镓层；氮化镓层的一部分表面上的第一漂移层；在第一漂移层上露出第一漂移层的一部分表面的电流阻断层图案；通过电流阻断层图案而暴露的第一漂移层上的第二漂移层；电流阻断层图案上的沟道层；在电流阻断层图案上配置为被沟道层所包围的施主层；在第二漂移层上通过夹设栅绝缘层而配置的栅极；配置为与施主层接触的源极；以及在氮化镓层上配置为与第一漂移层分离的漏极。根据又一例的垂直氮化镓晶体管包括:基板；基板上的缓冲层；在缓冲层上露出缓冲层的一部分表面的掩膜层图案；掩膜层图案和缓冲层的暴露表面上的氮化镓层；氮化镓层的一部分表面上的第一漂移层；在第一漂移层上露出第一漂移层的一部分表面的电流阻断层图案；配置于通过电流阻断层图案而暴露的第一漂移层上，且上部具有二维电子气的第二漂移层；配置于第二漂移层上而用于形成二维电子气的异质半导体层；电流阻断层图案上的沟道层；在电流阻断层图案上配置为被沟道层所包围的施主层；在第二漂移层上通过夹设栅绝缘层而配置的栅极；配置为与施主层接触的源极；以及在所述氮化镓层上配置为与第一漂移层分离的漏极。根据又一例的垂直氮化镓晶体管的制造方法，包括如下步骤:在基板上形成缓冲层；在缓冲层上形成使缓冲层的一部分表面暴露的掩膜层图案；在掩膜层图案和缓冲层的暴露表面上形成氮化镓层；在氮化镓层上形成第一漂移层；在第一漂移层上形成使第一漂移层的一部分表面暴露的电流阻断层图案；在电流阻断层图案和第一漂移层上形成第二漂移层；在第二漂移层上形成沟道层；在沟道层上形成施主层；除去第二漂移层、沟道层、以及施主层的一部分而露出第二漂移层、沟道层、以及施主层的一部分表面；在第二漂移层上通过夹设栅绝缘层而形成本文档来自技高网...

【技术保护点】
一种垂直氮化镓晶体管，包括：第一导电型的第一半导体层，包含上表面、下表面以及侧面；第一导电型的第二半导体层，包覆所述第一导电型的第一半导体层的下表面和侧面；第二导电型的半导体层，位于所述第一半导体层与所述第二半导体层之间，用于使所述第一半导体层与所述第二半导体层分离；源极，位于所述第一半导体层的上表面上，连接于所述第一半导体层；栅极，配置于所述第一半导体层与所述第二半导体层之间的所述半导体层的上表面；漏极，位于半导体结构体的下表面，其中，所述第一半导体层、所述半导体层、以及所述第二半导体层构成半导体结构体。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：竹谷亓伸，李宽铉，郭俊植，郑暎都，李康宁，
申请(专利权)人：首尔半导体株式会社，
类型：发明
国别省市：韩国;KR