一种基于时序逻辑的双座舱指令综合方法及其电路技术

本发明专利技术属于数字电路技术领域，涉及一种基于时序逻辑的双座舱指令综合方法及其电路。一种后到指令有效的双座舱指令综合电路，该电路判断指令输入（1）和指令输入（2）发送的时间，并以最新发出的指令作为综合后的指令输出。本发明专利技术可使前、后舱的指令发送不受对方指令状态限制；本发明专利技术的应用该逻辑后的控制原理更符合人的使用认知习惯。

【技术实现步骤摘要】
一种基于时序逻辑的双座舱指令综合方法及其电路
本专利技术属于数字电路
，涉及一种基于时序逻辑的双座舱指令综合方法及其电路。
技术介绍
飞行训练的需要及日益复杂的作战环境迫使飞机出现了双座舱的形式，随之就带来了双座舱控制指令如何进行逻辑综合的问题。目前常见的指令综合逻辑有两种，第一种就是在教练机上应用普遍的权限屏蔽逻辑，这种逻辑赋予教练员以最高的控制权限，使得教练员的指令输出在任何时候都可以屏蔽掉学员的指令输出，以纠正学员的错误操作；第二种是目前国内双座舱战斗机上应用较多的并联逻辑，这种逻辑通过将前、后座舱的两个指令简单并联来实现，但这种做法带来的问题就是正向接通时输出1两个指令输出为或逻辑，而反向断开时输出0两个输出就变成了且逻辑，必须两个输入指令同为断开状态才能最终输出断开指令，如图1和下表所示。in1in2out101011111000
技术实现思路
本专利技术的目的是：为双座舱飞机实现一种后到指令有效的双座舱指令综合逻辑，从而使得前、后座舱在需要时都能发出有效的接通或断开指令，不受另一方指令状态限制；同时提供一种实现了该指令综合逻辑的电路。本专利技术的技术方案是：如图2所示，一种后到指令有效的双座舱指令综合电路，该电路判断指令输入1和指令输入2发送的时间，并以最新发出的指令作为综合后的指令输出。如图3所示，所述的一种基于时序逻辑的双座舱指令综合电路，包括第一D触发器3、第二D触发器4、第三D触发器5、第四D触发器6、第一异或门7、第二异或门8以及或门9；其中，第一D触发器3的输入端接指令输入1，第一D触发器3的输出端接第二D触发器4的输入端、第一异或门7的第一输入端以及或门9的第一输入端，第一D触发器3的清零端接第二异或门8的输出端；第二D触发器4的输出端接第一异或门7的第二输入端，第二D触发器4的清零端接第二异或门8的输出端；第四D触发器6的输入端接指令输入2，第四D触发器6的输出端接第三D触发器5的输入端、第二异或门8的第一输入端以及或门9的第二输入端，第四D触发器6的清零端接第一异或门7的输出端；第三D触发器5的输出端接第二异或门8的第二输入端，第三D触发器5的清零端接第一异或门7的输出端；或门9的输出端输出输出指令10。一种基于时序逻辑的双座舱指令综合方法，包括以下步骤：第一步，指令输入1输入到第一D触发器3和第二D触发器4组成的一个两位移位寄存器中，指令输入2输入到第三D触发器5和第四D触发器6组成的一个两位移位寄存器中；第二步，两位移位寄存器中，第一D触发器3将指令输入1前一时刻状态输出给第二D触发器4，保存指令输入1当前时刻状态并将其输出给第一异或门7，第二D触发器4保存指令输入1前一时刻状态并将其输出给第一异或门7；两位移位寄存器中，第四D触发器6将指令输入2前一时刻状态输出给第三D触发器5，保存指令输入2当前时刻状态并将其输出给第二异或门8和或门9，第三D触发器5保存指令输入2前一时刻状态并将其输出给第二异或门8；第三步，第一异或门7对指令输入1前一时刻状态和当前时刻状态进行比较，并将结果输出至第三D触发器5和第四D触发器6的清零端；第二异或门8对指令输入2前一时刻状态和当前时刻状态进行比较，并将结果输出至第一D触发器3和第二D触发器4的清零端；第四步，如果没有被清零，第一D触发器3将当前时刻状态输出给或门9；如果被清零，第一D触发器3输出0给或门9；如果没有被清零，第四D触发器6将当前时刻状态输出给或门9；如果被清零，第四D触发器6输出0给或门9；第五步，或门9对收到的第一D触发器3和第四D触发器6的输出进行逻辑或，将结果作为最终的输出。本专利技术的有益效果是：本专利技术可使前、后舱的指令发送不受对方指令状态限制；本专利技术的应用该逻辑后的控制原理更符合人的使用认知习惯。附图说明图1为双座舱指令并联综合逻辑图；图2为双座舱指令时序后到有效逻辑图；图3为时序后到有效逻辑电路图。具体实施方式下面结合附图对本专利技术作进一步详细说明：一种后到指令有效的双座舱指令综合电路，不论指令输入1和指令输入2输入的是接通还是断开指令，双座舱指令综合电路判断指令输入1和指令输入2发送的时间，并以最新发出的指令作为综合后的指令输出。该电路包括第一D触发器3、第二D触发器4、第三D触发器5、第四D触发器6、第一异或门7、第二异或门8以及或门9；其中，第一D触发器3的输入端接指令输入1，第一D触发器3的输出端接第二D触发器4的输入端、第一异或门7的第一输入端以及或门9的第一输入端，第一D触发器3的清零端接第二异或门8的输出端；第二D触发器4的输出端接第一异或门7的第二输入端，第二D触发器4的清零端接第二异或门8的输出端；第四D触发器6的输入端接指令输入2，第四D触发器6的输出端接第三D触发器5的输入端、第二异或门8的第一输入端以及或门9的第二输入端，第四D触发器6的清零端接第一异或门7的输出端；第三D触发器5的输出端接第二异或门8的第二输入端，第三D触发器5的清零端接第一异或门7的输出端；或门9的输出端输出输出指令10。该电路仅判断指令输入的状态变化，任指令输入1和指令输入2一方指令输入有变化时，它的移位寄存器的输出会使其异或门输出1，从而屏蔽对方的指令输入，使逻辑电路的输出仅跟随自己当前的值输出。下面以一个实施例对本专利技术作进一步详细说明，本方法包括以下步骤：第一步，指令输入1输入初始状态断开即值为0到第一D触发器3和第二D触发器4组成的一个两位移位寄存器中，指令输入2输入初始状态断开即值为0到第三D触发器5和第四D触发器6组成的一个两位移位寄存器中；第二步，指令输入1状态由断开变为接通，两位移位寄存器中，第一D触发器3将指令输入1前一时刻状态断开即值为0输出给第二D触发器4，保存指令输入1当前时刻状态接通即值为1并将其输出给第一异或门7，第二D触发器4保存指令输入1前一时刻状态断开即值为0并将其输出给第一异或门7；指令输入2状态保持断开，两位移位寄存器中，第四D触发器6将指令输入2前一时刻状态断开即值为0输出给第三D触发器5，保存指令输入2当前时刻状态断开即值为0并将其输出给第二异或门8和或门9，第三D触发器5保存指令输入2前一时刻状态断开即值为0并将其输出给第二异或门8；第三步，第一异或门7对指令输入1前一时刻状态断开即值为0和当前时刻状态接通即值为1进行比较，并将结果1输出至第三D触发器5和第四D触发器6的清零端；第二异或门8对指令输入2前一时刻状态断开即值为0和当前时刻状态断开即值为0进行比较，并将结果0输出至第一D触发器3和第二D触发器4的清零端；第四步，第一D触发器3没有被清零，第一D触发器3将当前时刻状态接通即值为1输出给或门9；第四D触发器6被清零，第四D触发器6输出0给或门9；第五步，或门9对收到的第一D触发器3输出值1和第四D触发器6输出值0进行逻辑或，将结果1作为最终的输出。经上述分析可知：时序后到有效逻辑电路仅判断指令输入的状态变化，任一方指令输入有变化时，它的移位寄存器的输出会使其异或门输出1，从而屏蔽对方的指令输入，使逻辑电路的输出仅跟随自己当前的值输出。本文档来自技高网...

【技术保护点】
一种后到指令有效的双座舱指令综合电路，其特征是，该电路判断指令输入（1）和指令输入（2）发送的时间，并以最新发出的指令作为综合后的指令输出。

【技术特征摘要】
1.一种后到指令有效的双座舱指令综合电路，其特征是，该电路判断指令输入1和指令输入2发送的时间，并以最新发出的指令作为综合后的指令输出；该电路包括第一D触发器(3)、第二D触发器(4)、第三D触发器(5)、第四D触发器(6)、第一异或门(7)、第二异或门(8)以及或门(9)；其中，第一D触发器(3)的输入端接指令输入1，第一D触发器(3)的输出端接第二D触发器(4)的输入端、第一异或门(7)的第一输入端以及或门(9)的第一输入端，第一D触发器(3)的清零端接第二异或门(8)的输出端；第二D触发器(4)的输出端接第一异或门(7)的第二输入端，第二D触发器(4)的清零端接第二异或门(8)的输出端；第四D触发器(6)的输入端接指令输入2，第四D触发器(6)的输出端接第三D触发器(5)的输入端、第二异或门(8)的第一输入端以及或门(9)的第二输入端，第四D触发器(6)的清零端接第一异或门(7)的输出端；第三D触发器(5)的输出端接第二异或门(8)的第二输入端，第三D触发器(5)的清零端接第一异或门(7)的输出端；或门(9)的输出端输出输出指令(10)。2.一种基于时序逻辑的双座舱指令综合方法，其特征是，本方法包括以下步骤：第一步，指令输入1输入到第一D触发器(3)和第二D触发器(4)组成的第一两位移位寄存器中，指令输入2输...

【专利技术属性】
技术研发人员：梅红，李梓衡，
申请(专利权)人：中国航空工业集团公司西安飞机设计研究所，
类型：发明
国别省市：陕西;61