一种阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制备方法、显示装置，所述阵列基板包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。本发明专利技术中数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种阵列基板及其制备方法、显示装置，所述阵列基板包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。本专利技术中数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。【专利说明】一种阵列基板及其制备方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示装置。
技术介绍
图1为现有技术中的薄膜晶体管阵列基板的部分构件结构示意图。图1中，101为基板，102为栅线，103为栅绝缘层，104为数据线，105为钝化层。其中，栅线102与数据线104位于不同层。而目前，薄膜晶体管(TFT)阵列基板制备工艺主要包括以下步骤:步骤101:通过一次构图工艺在基板上形成栅线和栅电极；该步骤可具体包括:首先在基板上沉积一层栅金属层薄膜，然后进行曝光、显影及刻蚀工艺，形成栅线和栅电极的图形。步骤102:在栅线和栅电极上形成栅绝缘层；步骤103:通过一次构图工艺在栅绝缘层上形成有源层；该步骤可具体包括:首先沉积半导体层薄膜，然后进行曝光、显影及刻蚀工艺，形成有源层的图形。步骤104:通过一 次构图工艺形成源电极、漏电极和数据线；该步骤可具体包括:首先沉积一层源漏金属层薄膜，然后进行曝光、显影及刻蚀工艺，形成源电极、漏电极和数据线的图形。步骤105:在源电极、漏电极和数据线上形成钝化层(PVX)，并通过一次构图工艺在钝化层上形成过孔，该过孔用于漏电极与后续形成的像素电极连接；步骤106:通过一次构图工艺在钝化层上形成像素电极。该步骤可具体包括:首先沉积一层金属氧化物(ITO)薄膜，然后进行曝光、显影及刻蚀工艺，形成像素电极的图形。从图1中可以看出，栅线102与数据线104位于不同层，数据线104仅有钝化层105保护，容易被微粒(particle)划伤,容易造成数据线断路(Data line Open)的发生。在薄膜晶体管液晶显示器(TFT-1XD)制造业中，数据线断路是一种很严重的不良。因而，减少薄膜晶体管阵列基板数据线断路的发生是目前业界亟待解决的技术难题。
技术实现思路
有鉴于此，本专利技术提供一种阵列基板及其制备方法、显示装置，以减少阵列基板数据线断路的发生。为解决上述技术问题，本专利技术的实施例提供一种阵列基板，包括位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。优选地，所述栅电极、栅线和数据线通过一次构图工艺形成。优选地，所述栅电极、栅线和数据线，位于所述基板上；所述栅绝缘层，位于所述栅电极、栅线和数据线上，所述栅绝缘层上形成有用于连接所述源电极和所述数据线的第一过孔；所述有源层，位于所述栅绝缘层上；所述源电极和漏电极，位于所述有源层上，通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起。优选地，所述阵列基板还包括:钝化层，位于所述源电极和漏电极上，所述钝化层上形成有第二过孔；像素电极，位于所述钝化层上，通过所述钝化层上的第二过孔与所述漏电极连接。本专利技术还提供一种显示装置，包括上述阵列基板。本专利技术还提供一种阵列基板的制备方法，包括:通过一次构图工艺在基板上同时形成栅电极、栅线和数据线，其中，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；在所述栅电极、栅线和数据线上形成栅绝缘层；通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层；通过一次构图工艺在所述有源层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；在所述源电极和漏电极上形成钝化层，并通过一次构图工艺，在所述钝化层上形成第二过孔；通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述第二过孔与所述漏电极连接。优选地，所述通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层的步骤具体包括:在所述栅绝缘层上形成半导体层薄膜；在所述半导体层薄膜上涂覆光刻胶；采用半曝光掩膜板对所述光刻胶进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应所述有源层区域，所述光刻胶完全去除区域对应所述第一过孔区域，所述光刻胶半保留区域对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除区域的半导体层薄膜和栅绝缘层，形成所述第一过孔；采用灰化工艺去除所述光刻胶半保留区域的光刻胶；采用刻蚀工艺去除所述光刻胶半保留区域的半导体层薄膜；剥离所述光刻胶完全保留区域的光刻胶，露出所述有源层的图形。优选地，所述半导体层薄膜包括非晶硅薄膜及η+非晶硅薄膜。本专利技术的上述技术方案的有益效果如下:数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。此外，栅线和数据线通过一次构图工艺同时形成，与现有技术中分别形成栅线和数据线的工艺相比，少经历一次构图工艺，简化了薄膜晶体管阵列基板的制备流程，进一步降低了数据线断路的发生几率。【专利附图】【附图说明】图1为采用现有技术中的薄膜晶体管阵列基板制备工艺制备的薄膜晶体管阵列基板的部分构件结构示意图；图2A-图2F为本专利技术实施例的薄膜晶体管阵列基板的制备方法的流程示意图；图3A-3G为本专利技术实施例的有源层的形成工艺的流程示意图；图4为采用本专利技术实施例的薄膜晶体管阵列基板的制备方法制备的薄膜晶体管阵列基板的部分部件结构示意图。【具体实施方式】为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术实施例提供一种薄膜晶体管阵列基板，包括:位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。本实施例中的基板可以为衬底基板，也可以为形成有其他部件的衬底基板。本实施例的薄膜晶体管阵列基板中，数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。优选地，本专利技术实施例的薄膜晶体管阵列基板可以具体包括:基板；同层设置的栅电极、栅线和数据线，位于所述基板上，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；栅绝缘层，位于所述栅电极、栅线和数据线上，所述栅绝缘层上形成有用于连接所述源电极和所述数据线的第一过孔；有源层，位于所述栅绝缘层上；源电极和漏电极，位于所述有源层上，通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；钝化层，位于所本文档来自技高网...

【技术保护点】
一种阵列基板，包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其特征在于：所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：白金超，郤玉生，郭总杰，丁向前，刘耀，李梁梁，
申请(专利权)人：北京京东方显示技术有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11