MTP存储单元制造技术

本发明专利技术公开了一种MTP存储单元，包括：选择晶体管N1、编程电容C1和擦除电容C2；选择晶体管N1的漏端作为MTP存储单元的位线BL,选择晶体管N1源端作为整个MTP存储单元的源端SG；编程电容C1的上极板和选择晶体管N1栅极相连，为同一个浮栅；编程电容C1的下极板是整个MTP存储单元的字线WL；擦除电容C2的上极板作为MTP的擦除端EG；擦除电容C2的下极板与编程电容C1的上极板相连，为同一个浮栅。本发明专利技术针对传统MTP存储单元进行了改进和优化，能嵌入普通的逻辑工艺，不需增加额外掩膜及工艺，其应用范围更广，在各种数字及数模混合工艺平台上都能有较高的编程效率，与现有MTP存储单元相比具有更高编程效率，更高擦除性能和可靠性，能缩小MTP存储单元的面积。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种MTP存储单元。
技术介绍
利用Floating poly（浮栅）存储电子是常见的MTP(Multi-time programmable，多次可编程器件)器件（如图1,图2所示），可以嵌入普通的逻辑工艺且不需增加额外的掩膜及工艺,如美国专利US7515478B2。此种结构的MTP由三个PMOS器件组成，利用PMOS热电子注入（CHE）进行编程，FN隧穿机制进行存储单元的数据擦除。这种结构的MTP存储单元是目前半导体业界最常用的一种器件架构。编程过程是通过热电子效应(CHE)来完成的，当编程晶体管T2的栅氧化膜较厚的时候，由于沟道电流下降和热电子穿透栅氧化膜势垒所需要的能量增加，碰撞电离后产生的电子需要更大的能量才能穿越到Gate Poly（多晶硅栅），或者需要更长的时间才能穿越一定数量的电子，编程效率变差.比如当栅氧化膜厚度为155埃时，该结构在编程电压为9V，编程时间为1s的条件下才能完成编程，速度非常慢，编程效率太差；<br>由于该种结构字本文档来自技高网...

【技术保护点】
一种MTP存储单元，其特征是,包括：选择晶体管（N1）、编程电容（C1）和擦除电容（C2）；选择晶体管(N1)的漏端作为MTP存储单元的位线(BL),选择晶体管(N1)源端作为整个MTP存储单元的源端（SG）；编程电容（C1）的上极板和选择晶体管（N1）栅极相连，为同一个浮栅；编程电容（C1）的下极板是整个MTP存储单元的字线(WL)；擦除电容（C2）的上极板作为MTP存储单元的擦除端(EG)；擦除电容（C2）的下极板与编程电容（C1）的上极板相连，为同一个浮栅。

【技术特征摘要】
1.一种MTP存储单元，其特征是,包括：选择晶体管（N1）、编程电容（C1）和擦除
电容（C2）；
选择晶体管(N1)的漏端作为MTP存储单元的位线(BL),选择晶体管(N1)源端作为整
个MTP存储单元的源端（SG）；
编程电容（C1）的上极板和选择晶体管（N1）栅极相连，为同一个浮栅；
编程电容（C1）的下极板是整个MTP存储单元的字线(WL)；
擦除电容（C2）的上极板作为MTP存储单元的擦除端(EG)；
...

【专利技术属性】
技术研发人员：仲志华，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31