一种CMOS工艺兼容的双差分存储单元制造技术

本实用新型专利技术提供了一种CMOS工艺兼容的双差分存储单元，包括以下结构：两个完全相同的模块：模块A和模块B，其特征在于，模块A和模块B分别包括三个子模块；模块A包括子模块A1、A2、A3、其中子模块A1和A2完全对称；模块B包括子模块B1、B2、B3，其中子模块B1和B2完全对称；所述子模块A2包括三个晶体管MA21、MA22、MA23，接法同子模块A1完全对称；所述子模块A3包括一个晶体管MA31；模块B与模块A的接法完全对称。本实用新型专利技术具有如下优点：通过采用普通晶体管作为基本元器件，实现了与标准CMOS工艺的兼容。同时采用双差分结构提高了信息存储的可靠性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术提供了一种CMOS工艺兼容的双差分存储单元，包括以下结构：两个完全相同的模块：模块A和模块B，其特征在于，模块A和模块B分别包括三个子模块；模块A包括子模块A1、A2、A3、其中子模块A1和A2完全对称；模块B包括子模块B1、B2、B3，其中子模块B1和B2完全对称；所述子模块A2包括三个晶体管MA21、MA22、MA23，接法同子模块A1完全对称；所述子模块A3包括一个晶体管MA31；模块B与模块A的接法完全对称。本技术具有如下优点：通过采用普通晶体管作为基本元器件，实现了与标准CMOS工艺的兼容。同时采用双差分结构提高了信息存储的可靠性。【专利说明】—种CMOS工艺兼容的双差分存储单元
本技术涉及半导体
，尤其涉及一种CMOS工艺兼容的双差分存储单J Li ο
技术介绍
闪存(Flash Memory)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，闪存与EEPROM不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本输入输出程序)、PDA (个人数字助理)、数码相机中保存资料等。但现有闪存制作技术，都不能与标准的CMOS工艺兼容，需要额外的特殊工艺制造，因此在大批量生产的过程中极大地提高了制造成本。而且闪存的存储单元所采用的单差分结构，不能完全保证存储在内的信息的可靠性。因此，希望提出一种能在CMOS工艺上实现的高可靠性的闪存存储单元，来提高信息存储的可靠性，降低制造成本。
技术实现思路
本技术提供了一种可以解决上述问题的存储单元，包括以下结构:两个完全相同的模块:模块A和模块B，其特征在于，模块A和模块B分别包括三个子模块；模块A包括子模块Al、A2、A3、其中子模块Al和A2完全对称；模块B包括子模块B1、B2、B3，其中子模块BI和B2完全对称；所述子模块Al包括三个晶体管MAl1、MAl2、MA13，其中晶体管MAll的源极、漏极和衬底连在一起，最后接在DO线上，晶体管MA12的源极、漏极和衬底连在一起，最后接在TUN线上，晶体管MA13的源极与衬底相连，并与子模块A3的晶体管MA31的衬底相连，最后接在REN线上，晶体管MA13的漏极与晶体管MA23的源极相连，晶体管MAl1、MA12、MA13的栅极连在一起，构成浮栅FGO ;所述子模块A2包括三个晶体管MA21、MA22、MA23，接法同子模块Al完全对称，其中晶体管MA21、MA22、MA23的栅极连在一起构成浮栅FGl ;所述子模块A3包括一个晶体管MA31，其栅极连在RSB线上，晶体管MA31的源极与晶体管MA23的漏极和晶体管MB23的漏极相连，最后通过一个由SEL信号控制的传输门连在REN线上，晶体管MA31的衬底与晶体管MA13的衬底和源极、晶体管MB13的衬底和源极相连，最后接在REN线上，晶体管MA31的漏极作为数据输出端；模块B与模块A的接法完全对称，其中子模块B1、B2中的浮栅分别称为FG2、FG3，晶体管MBll和晶体管MB21的源极、漏极和衬底连在一起，并与Dl线相连。与现有技术相比，采用本技术提供的技术方案具有如下优点:通过采用普通晶体管作为基本元器件，实现了与标准CMOS工艺的兼容。同时采用双差分结构提高了信息存储的可靠性。【专利附图】【附图说明】通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显。图1为根据本技术的存储单元的结构图。【具体实施方式】下面详细描述本技术的实施例。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。本技术提供了一种在CMOS工艺上实现的高可靠性的闪存存储单元。下面，将结合图1通过本技术的一个实施例对存储单元结构进行具体描述。每个存储单元包括两个完全相同的模块:模块A和模块B，其特征在于，模块A和模块B分别包括三个子模块；模块A包括子模块A1、A2、A3、其中子模块Al和A2完全对称；模块B包括子模块B1、B2、B3，其中子模块BI和B2完全对称；所述子模块Al包括三个晶体管MAl 1、MA12、MA13，其中晶体管MAl I的源极、漏极和衬底连在一起，最后接在DO线上，晶体管MA12的源极、漏极和衬底连在一起，最后接在TUN线上，晶体管MA13的源极与衬底相连，并与子模块A3的晶体管MA31的衬底相连，最后接在REN线上，晶体管MA13的漏极与晶体管MA23的源极相连，晶体管MAl1、MA12、MA13的栅极连在一起，构成浮栅FGO ;所述子模块A2包三个晶体管MA21、MA22、MA23，接法同子模块Al完全对称，其中晶体管MA21、MA22、MA23的栅极连在一起构成的浮栅称为FGl ;所述子模块A3包括一个晶体管MA31，其栅极连在RSB线上，晶体管MA31的源极与晶体管MA23的漏极和晶体管MB23的漏极相连，最后通过一个由SEL信号控制的传输门连在REN线上，晶体管MA31的衬底与晶体管MA13的衬底和源极、晶体管MB13的衬底和源极相连，最后接在REN线上，晶体管MA31的漏极作为数据输出端；模块B与模块A的接法完全对称，其中子模块B1、B2中的浮栅分别称为FG2、FG3，晶体管MBll和晶体管MB21的源极、漏极和衬底连在一起，并与Dl线相连。根据本技术所描述的存储单元，其中子模块Al和子模块A2，子模块BI和子模块B2分别构成模块A和模块B的子差分结构，模块A和模块B组成整个存储单元的差分结构。采用这种双差分结构可以有效提高信息存储的可靠性。模块A中，子模块Al内的晶体管MA11、MA12、MA13的栅极耦合的电势叠加后形成浮栅FGO上的电势。子模块A2内的浮栅FG1、子模块BI内的浮栅FG2和子模块B2内的浮栅FG3上的电势也由各子模块相应晶体管的栅极耦合电势叠加而成。子模块A3的晶体管MA31和子模块B3的晶体管MB31的漏极作为存储单元的数据输出端，当对存储模块进行读出操作是输出数据。在本技术的实施例中，所采用的晶体管均为常规的PMOS晶体管，所以使得该结构与标准CMOS工艺兼容。其中，晶体管嫩11、嫩21、1^11、1^12的尺寸相同，要大本文档来自技高网...

【技术保护点】
一种与CMOS工艺兼容的双差分存储单元，该单元包括：?两个完全相同的模块：第一模块和第二模块，其特征在于，第一模块和第二模块分别包括三个子模块；?第一模块包括第一子模块（A1）、第二子模块（A2）、第三子模块（A3）、其中第一子模块（A1）和第二子模块(A2)完全对称；第二模块包括第四子模块（B1）、第五子模块（B2）、第六子模块（B3）,其中第四子模块（B1）和第五子模块（B2）完全对称；?所述第一子模块（A1）包括第一晶体管（MA11）、第二晶体管（MA12）、第三晶体管（MA13）,其中第一晶体管（MA11）的源极、漏极和衬底连在一起，最后接在D0线上，第二晶体管（MA12）的源极、漏极和衬底连在一起，最后接在TUN线上，第三晶体管（MA13）的源极与衬底相连，并与第三子模块(A3)的第四晶体管（MA31）的衬底相连，最后接在REN线上，第三晶体管（MA13）的漏极与第二子模块中的第七晶体管（MA23）的源极相连，第一至第三晶体管（MA11、MA12、MA13）的栅极连在一起，构成第一浮栅（FG0）；?所述第二子模块（A2）包括第五晶体管（MA21）、第六晶体管（MA22）和第七晶体管（MA23）,该第五至第七晶体管的连接方式同第一子模块(A1)中的第一至第三晶体管完全对称，其中第五至第七晶体管（MA21、MA22、MA23）的栅极连在一起构成第二浮栅（FG1）；?所述第三子模块（A3）包括第四晶体管（MA31），其栅极连在RSB线上，第四晶体管（MA31）的源极与第七晶体管（MA23）的漏极的漏极相连，最后通过一个由SEL信号控制的传输门连在REN线上，第四晶体管（MA31）的衬底与第三晶体管（MA13）的衬底和源极，最后接在REN线上，第四晶体管（MA31）的漏极作为数据输出端；?第二模块（B）与第一模块（A）同样包括由七个晶体管构成的三个子模块，其中构成第二模块（B）的七个晶体管的连接方式与构?成第一模块（A）的七个晶体管的连接方式相同并且完全对称，其中第二模块（B）中与模块（A）对应地包括第三和第四浮栅（FG2、FG3）。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张登军，
申请(专利权)人：广东博观科技有限公司，
类型：实用新型
国别省市：