住友电气工业株式会社专利技术

住友电气工业株式会社共有5332项专利

  • 本发明公开一种可获得平坦度优良的Ⅲ族氮化物衬底的Ⅲ族氮化物衬底制造方法,其包括步骤:将多个条纹型Ⅲ族氮化物衬底粘附到研磨支撑台上,以使得条纹结构方向垂直于研磨支撑台的旋转方向;和粗磨、精磨和/或抛光该衬底。
  • 根据本发明,一种生长氮化镓晶体的方法,包括步骤:在基底基板(U)上部分地形成掩膜(M),其抑制晶体的外延生长;通过气相淀积,在上面形成了掩膜(M)的基底基板(U)上外延生长晶体,其中在外延生长晶体的步骤中,晶体是在第一生长条件下生长的,...
  • 一种精细结构的加工方法,其中对向压盘(211)从退回位置移动到成型位置,并且膜(1)被按压在管芯(5)上并被加工。接下来,第二块(211b)从第一块(211a)分离。因此,对向压盘(211)的总热容量通过在冷却时减少对向压盘的体积而被降...
  • 提供一种半导体器件制造方法,从而以高成品率制造具有优异特性的半导体器件。该半导体器件制造方法包括:制备GaN衬底(10)的步骤,该GaN衬底具有反向域(10t)聚集面积(S↓[t]cm↑[2])与GaN衬底(10)的主面(10m)的总面...
  • 本发明提供一种半导体装置的制造方法,是通过离子注入法在半导体基板(101)的表面上形成杂质的注入区域的半导体装置的制造方法,其特征在于,包括:在半导体基板(101)的表面上形成包含SiO↓[2]膜(107a、107b)和金属薄膜(105...
  • 一起使用ELO掩膜和缺陷种子掩膜的方法生长很少有位错的GaN晶体。ELO掩膜使得GaN晶体不能直接生长,但是能横向生长;缺陷种子掩膜使得缺陷集中的封闭缺陷聚集区域生长。材料SiN、SiON或SiO↓[2]中任一种用于ELO掩膜,同时Pt...
  • 提供一种能够增强衬底PL强度的Ⅲ-Ⅴ族化合物半导体衬底制造方法。在这种Ⅲ-Ⅴ族化合物半导体衬底制造方法中,首先,抛光晶片3的表面3a(抛光步骤)。其次,清洗晶片3的表面3a(第一清洗步骤S7)。接下来,使用含卤素气体,对晶片3的表面3a...
  • 在本发明的GaN基板的研磨方法中,首先,一边将含研磨材(23)与润滑剂(25)的研磨液(27)供应至平台(101),一边利用平台(101)与研磨液(27)研磨GaN基板(第1研磨工序)。其次,一边将润滑剂(31)供应至埋入研磨材(29)...
  • GaN衬底以及采用该衬底的外延衬底和半导体发光器件。GaN衬底(30)的生长面(30a)是相对于m-面或a-面离轴定向的平面。亦即,在GaN衬底(30)中,生长面(30a)是已被偏离定向的m-面或a-面。由于,m-面和a-面是非极性面,...
  • 提供了一种Al↓[x]Ga↓[y]In↓[1-x-y]N衬底,其中当Al↓[x]Ga↓[y]In↓[1-x-y]N衬底的直径为2英寸时,Al↓[x]Ga↓[y]In↓[1-x-y]N衬底一个表面上晶粒大小至少为0.2μm的粒子数至多为2...
  • 提供了一种Al↓[x]Ga↓[y]In↓[1-x-y]N衬底,其中当Al↓[x]Ga↓[y]In↓[1-x-y]N衬底的直径为2英寸时,Al↓[x]Ga↓[y]In↓[1-x-y]N衬底一个表面上晶粒大小至少为0.2μm的粒子数至多为2...
  • 提供高载流子浓度、低破裂发生率的氮化镓衬底和形成氮化镓膜的方法。生成其中载流子浓度为1×10↑[17]cm↑[-3]或以上的氮化镓膜(52)。最初,将包括n型掺杂剂的氮化镓层(51)形成到衬底(50)上。然后,加热形成在衬底(50)上的...
  • 本发明提供了粘贴有Ⅲ-Ⅴ族氮化物半导体层的衬底,由其可生产性能提高的半导体器件,和包含所述粘贴有Ⅲ-Ⅴ族氮化物半导体层的衬底的半导体器件。在所述粘贴有Ⅲ-Ⅴ族氮化物半导体层的衬底中,Ⅲ-Ⅴ族氮化物半导体层和基础衬底被粘贴到一起,其特征在...
  • 一种GaAs半导体衬底(10)包括表面层(10a)。当利用通过X-射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时,该表面层(10a)上所有Ga原子对所有As原子的构成原子比(Ga)/...
  • 本发明公开了化合物半导体衬底抛光方法、化合物半导体衬底、化合物半导体外延衬底制造方法和化合物半导体外延衬底,藉此使存在于衬底前表面上的氧减少。化合物半导体衬底抛光方法包括制备步骤(S10)、第一抛光步骤(S20)和第二抛光步骤(S30)...
  • 本发明提供一种Ⅲ族氮化物系半导体发光元件(11),其中,p型Al↓[Y]Ga↓[1-Y]N层(19)的p型掺杂剂浓度N↓[p19]比p型Al↓[X]Ga↓[1-X]N层(15)的p型掺杂剂浓度N↓[p15]大,因此,p型掺杂剂从p型Al...
  • 本发明的Al↓[x]Ga↓[y]In↓[1-x-y]N晶体基板(12)具有面积为至少10cm↑[2]的主平面(12m)。该主平面(12m)具有位于距离主平面的外围5mm内的外侧区域(12w),和对应于除了该外侧区域之外的区域的内侧区域(...
  • MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面,该刻面的一个周期的长度是100nm或以上,并且该刻面被用作沟道(16)。此外,MOSFET(30)的制造方法包括:形成SiC膜(11)的步骤;在SiC膜(1...
  • 提供了在栅绝缘膜(20)和碳化硅层(11)之间的界面区中具有低界面态密度的碳化硅半导体器件的制造方法。在4H-SiC衬底(10)上生长外延生长层(11),其后执行离子注入以形成作为离子注入层的p阱区(12)、源区(13)和p↑[+]接触...
  • 本发明的目的在在提供一种第三族氮化物基板的制造方法,使用通过金属线(22)而构成的金属线列(21)切断结晶块(3),该结晶块(3)包含六方晶系第三族氮化物结晶。此时,以将结晶块(3)及金属线(22)中至少一方在与金属线(22)延长方向B...