专利查询
首页
专利评估
登录
注册
现代电子产业株式会社专利技术
现代电子产业株式会社共有423项专利
制造半导体器件中的场氧化层的方法技术
本发明提供了一种制造半导体器件中的场氧化层的方法,包括如下步骤:提供一个硅衬底;在所述硅衬底上形成一层氧化层;以及通过在含氮气体气氛中对所述硅衬底进行热处理,将氮注入所述氧化层,以防止氧沿着所述硅衬底和所述氧化层之间的界面扩散。
用于形成钨布线的方法技术
一种形成钨布线的方法,在将形成金属布线处形成刻蚀阻挡层用作掩模,以减少对钨结层的厚度限制。该方法包括:在半导体衬底上形成钨结层和钨膜;使用金属布线掩模形成负型光致抗蚀剂膜的图形;在钨膜上选择性地形成铜薄膜并使它在氯基气氛中生长,从而形成...
形成三阱的方法技术
一种在第一导电类型的硅基片中形成三阱的方法,其中控制用于形成三阱的第二导电类型的阱的离子注入能量和用于形成第一导电类型的阱的离子注入能量,以便使随形成第二导电类型的阱的离子注入而产生的定位和随形成第一导电类型的阱的离子注入而产生的填隙杂...
制造具有精细接触孔的半导体器件的方法技术
本发明提供一种形成半导体器件接触孔的方法,其包括下列步骤:设置一衬底,在所述衬底上形成第一绝缘层,通过腐蚀所述第一绝缘层的一部分,形成接触孔开孔,以便露出所述衬底的一部分;在所获得的结构上形成非均匀厚度的第二绝缘层,其中,淀积在接触孔侧...
用于制造半导体器件的方法技术
提供一种用于形成半导体器件的方法。依据此方法,以这样的方式形成位线来制造半导体器件,使得硅化物薄膜包围多晶硅图形的上部和侧壁,以及只有侧面被多晶硅层图形包围。与由多晶硅或硅化物单独制的常规位线相比,多晶硅和硅化物构成的位线的电阻降低了5...
减少在备用状态的功率耗散的半导体器件制造技术
一种减少在备用状态功率耗散的半导体器件,具有设置在半导体器件各内部电路中预定电压的电源线,还具有设置在该内部电路中的地电压的地线其包括:设置在电源线和次级电路块之间至少一部分的第1MOS晶体管,电路块由内部电路中同一定时,处在备用状态和...
高集成存贮单元及其制造方法技术
一种DRAM单元,包括一输入/输出位线、一分别由写入和读出控制信号激活的第一和第二字线、一第一晶体管和一第二晶体管,其中,所述位线电压传送给所述第二晶体管的一浮动栅极,第一晶体管在写入操作期间改变第二晶体管的阀值电压并在读出操作期间截止...
一种在快速EEPROM单元中形成结的方法技术
本发明形成一改进DDD结结构,其特征在于:通过高能量的杂质离子的倾斜注入工艺,形成第一杂质区,然后,通过低能量的杂质离子的倾斜注入工艺,形成第二杂质区,由此,在层叠浮栅和控制栅的层叠栅结构上形成DDD结结构,在劈栅一侧上形成非DDD结结构。
监测缺陷用掩模制造技术
本发明的掩模由所提供的第一焊盘、在与第一焊盘相距给定距离处与第一焊盘相对的第二焊盘、互连第一焊盘和第二焊盘的之字形线、和在石英基片上内连第一焊盘和第二焊盘及线的多个单元图形组成。由于本发明的掩模不仅能用缺陷检查系统分析缺陷发生的数量而且...
制造半导体器件的晶体管的方法技术
本发明公开了一种制造半导体器件的晶体管的方法。本发明涉及一种制造半导体器件的晶体管的方法,通过注入4价的杂质离子,在要形成源/漏区的硅衬底的部分中,形成非结晶硅层,可能抑制沟道作用现象,形成浅结,增加器件的可靠性。
关于分析半导体器件失效的剥层处理方法技术
一种分析半导体器件多晶硅接点断开失效和接点偏离的剥层处理方法,它包括下列步骤:除掉包含存储单元的晶片上的钝化层和双金属层;利用等离子干腐蚀方法,选择地除掉形成电容器的多晶硅和形成位线的多晶硅的上层部分;利用含HF的腐蚀剂进行湿腐蚀,以便...
半导体器件的晶体管结构制造技术
本发明涉及一种晶体管(别称“饼式单元”),尤其涉及一种半导体器件的晶体管结构,通过使在源和漏中形成的沟道具有不对称结构的沟道宽度,即使在低偏置条件下,也能增加编程效率,并能有效产生热电子。另外,通过以锯齿形设置不对称结构(饼式结构)的单...
在半导体器件中制作阻挡扩散金属层的方法技术
一种制作半导体器件的阻挡扩散金属层的方法,该方法可避免所述半导体器件的金属导线材料扩散进入所述金属导线下的硅层,其步骤包括:为防止在所述硅层和阻挡扩散金属层间的界面形成硅化物,将所述硅层表面暴露于氧等离子体中;在所述硅层上形成第一阻挡扩...
形成半导体器件精细图形的方法技术
一种形成半导体器件精细图形的方法,该方法包括下列步骤:准备晶片;氧化晶片的上表面,形成氧化膜;在已氧化的晶片上涂敷光致抗蚀剂;及使该光致抗蚀剂曝光和显影,形成光致抗蚀剂图形。该方法能防止在图形的底部发生底膜或钻蚀,从而使图形的宽度容易控...
半导体器件隔离膜的制造方法技术
本发明公开了一种制造半导体器件的方法,它包括下列步骤:在硅衬底上形成晶体管;通过腐蚀硅衬底的选定部分,形成沟槽;及在形成所述沟槽后,在获得的结构上形成层间绝缘膜,由此在沟槽中形成器件隔离膜。
存贮器集成电路及其制造方法技术
一种由低功率来驱动并减小存贮单元面积的存贮器集成电路和一种用来制造该存贮器集成电路的方法。在一半导体基片上形成多个具有旋转90°H形状的源极区域。四条字线具有通过每条字线的一不同源极,因而独立地形成四个晶体管驱动。这四个晶体管被设计成共...
半导体器件的曝光掩模及其制造方法技术
一种用于形成微细图形的曝光掩膜,包括透明电极,在透明电极上形成的铬图形,和在发生绕射效应的铬图形的区域上形成的辅助图形。借助辅助图形,可防止由绕射效应而减小图形尺寸的现象出现。因此,可正确地形成具有预定尺寸的图形。各辅助图形具有条形,倒...
半导体器件薄膜的平面化方法技术
本发明涉及一种半导体器件薄膜平面化方法,它通过改善平面化的方法可以提高器件的产量,该方法是在具有高拓扑结构的绝缘膜上涂敷光致抗蚀剂,用低能量曝光,在显影片处理过程中保留处在绝缘膜凹陷部分的光致抗蚀剂,然后利用保留的光致抗蚀剂作为蚀刻阻挡...
半导体器件中的晶体管及其制造方法技术
一种半导体器件中的晶体管及其制造方法,能提高其激励速度,其中利用了内部形成有厚的SOI(绝缘体上的硅)层的一个晶片,通过形成较沟道和LDD区(轻掺杂漏区)更厚的结区,可降低结区本身的电阻。
半导体器件中的晶体管及其制造方法技术
一种半导体器件中的晶体管及其制造方法,能提高其激励速度,通过形成较沟道和LDD区(轻掺染漏区)更厚的结区,可降低结区本身的电阻。
首页
<<
6
7
8
9
10
11
12
>>
尾页
科研机构数量排行前10
华为技术有限公司
110454
珠海格力电器股份有限公司
85861
中国石油化工股份有限公司
71305
浙江大学
67007
中兴通讯股份有限公司
62325
三星电子株式会社
60694
国家电网公司
59735
清华大学
47648
腾讯科技深圳有限公司
45392
华南理工大学
44434
最新更新发明人
RealMe重庆移动通信有限公司
341
珠海市人民医院
538
浙江南都能源科技有限公司
31
皇家飞利浦有限公司
9877
深圳市旺斯通科技有限公司
1
青岛市产品质量检验研究院青岛市产品质量安全风险监测中心
104
北京阿丘机器人科技有限公司
28
清华大学
47649
罗伯特博世有限公司
6861
中兴通讯股份有限公司
62326