本揭示内容的实施例提供半导体装置结构。半导体装置结构包括设置在基板上的第一与第二源极/漏极区域，以及设置在第一与第二源极/漏极区域之间的隔离区域。隔离区域包括具有倾斜部分及平坦部分的第一顶表面，且位于第一顶表面的倾斜部分与由第一顶表面的...

本技术提供一种具有应变源极和漏极结构的晶体管，适用于高压应用。衬底上有栅极堆栈层，且栅极堆栈层具有栅极介电层以与栅极结构。栅极间隙壁存在于栅极堆栈层的侧壁上。二轻掺杂漏极区从栅极堆栈层下方向栅极堆栈层的相对侧延伸。多个应变源极和漏极结构...

半导体结构包含一个P型金属氧化场效晶体管(PMOS)区；一个N型金属氧化场效晶体管(NMOS)区；且氧化扩散层(OD)结构位于P型金属氧化场效晶体管区及N型金属氧化场效晶体管区，其中这些氧化扩散层结构的一者和另一者以小于20纳米的距离均...

本技术提供一种电压产生器及半导体装置。电压产生器包括温度相依电压产生器以及参考电压节点。温度相依电压产生器产生随温度上升而增加的电压，并包括第一晶体管堆迭以及第二晶体管堆迭。第一晶体管堆迭以及第二晶体管堆迭各自具有预定数量的晶体管。第二...

本申请的实施例公开了集成电路器件及其制造方法。集成电路器件包括第一单元，第一单元包括第一晶体管；以及第二单元，在第一单元边界处邻接第一单元并包括第二电路的至少部分。第一单元在第一单元边界处包括一个或多个引脚层，一个或多个引脚层包括最高引...

本技术提供一种将单端输入讯号转变成差分输出讯号的装置。此装置包括转换电路、缓冲电路及路由电路。转换电路被配置成将单端输入讯号转变成多个差分输出讯号。缓冲电路被配置成对所述多个差分输出讯号进行放大。路由电路被配置成将单端输入讯号路由至转换...

半导体光子装置包含第一介电层、位于第一介电层上的多个第二介电层、位于第一介电层中的半导体光子电路。半导体光子电路包含一或多个波导结构以及与一或多个波导结构耦接的光学调变器结构。半导体光子装置包含至少部分在第一介电层中的调变加热器结构，其...

系统包括：台板，配置为固定抛光垫，其中，抛光垫包括位于抛光垫的顶面中的槽和从槽延伸至抛光垫的底面的开口；固定器，配置为将工件固定在抛光垫之上；以及光学检查器件，位于台板内，其中，光学检查器件配置为通过抛光垫中的开口测量工件的底面的特性。...

一种半导体装置，包括：由基底凸出的第一鳍片和第二鳍片，在第一方向上长度延伸；于第一鳍片和第二鳍片上的第一栅极堆叠和第二栅极堆叠，在第二方向上长度延伸，第二方向垂直于第一方向；分别设置于第一栅极堆叠和第二栅极堆叠的侧壁上的第一栅极间隔物层...

本技术涉及一种存储器结构。存储器结构包括多个存储器单元，每个存储器单元包括两个主动区和四个栅极结构，主动区的长度方向沿着第一方向延伸，栅极结构的长度方向沿着第二方向延伸，第二方向垂直于第一方向。每个栅极结构延伸横越主动区的多个通道区。存...

本技术提供一种半导体装置，包括：第一源极/漏极区以及第二源极/漏极区，在基板之上；栅极结构，第一源极/漏极区以及第二源极/漏极区位于栅极结构的两侧；源极/漏极接触件，在第一源极/漏极区上方且邻近栅极结构；底部接触蚀刻停止层(B‑CESL...

揭示了记忆体系统、装置及其操作方法。在一个态样，一种系统包含一第一记忆体装置。该第一记忆体装置包含一第一记忆体元件、一第一输入端口及耦接于该第一记忆体元件与该第一输入端口之间的一第一内部扫描链。该系统包含一第二记忆体装置。该第二记忆体装...

在一些实施例中，提供了一种半导体器件。半导体器件包括：互连结构，设置在衬底上方，其中，互连结构包括设置在介电层中的导电部件；第一钝化层，设置在互连结构上方；第二钝化层，设置在蚀刻停止层上方；多个孔和多个沟槽，从第二钝化层的上表面延伸至第...

在衬底的第一侧上方形成第一互连结构。第一互连结构包括嵌入第一介电结构中的多个第一互连层。第一互连层中的一个包括具有网状结构的着落焊盘。在衬底的与第一侧相对的第二侧上方形成第二互连结构。第二互连结构包括嵌入第二介电结构中的多个第二互连层。...

本发明的实施例提供了一种集成电路、集成电路器件及其制造集成电路的方法。一种集成电路，包括具有前侧和与前侧相对的后侧的衬底。衬底在前侧上包括至少一个有源区。电路位于衬底的前侧，前侧金属化层设置在电路上方。后侧金属化层设置在衬底的后侧下方，...

一种记忆体电路及其操作方法，记忆体电路包含一记忆体阵列，该记忆体阵列包含多个记忆体单元，其中该记忆体阵列的一第一部分在一当前周期期间经存取，且该记忆体阵列的一第二部分将在一下一个周期期间经存取。该记忆体电路包含用以提供指示该第二部分的一...

本公开涉及半导体器件及其制造方法。本公开的实施例提供了一种半导体器件及其形成方法，该半导体器件包括在源极/漏极接触件和栅极结构之间的空气间隔件。空气间隔件的形成包括：在暴露的源极/漏极表面上形成蚀刻停止层；在蚀刻停止层上形成牺牲层；在硅...

本发明的实施例提供了一种半导体结构，包括用于从背面电源轨至正面器件层传送电力的贯穿硅通孔(TSV)，和用于在背面互连结构和正面互连结构之间传送信号的馈送贯穿通孔(FTV)。TSV在半导体结构中提供减少的RC延迟。本申请的实施例还涉及集成...

提供了半导体结构。半导体结构包括设置在衬底之上的沟道构件、包裹沟道构件的栅极结构、与栅极结构相邻的内部间隔件以及邻接沟道构件的源极/漏极部件。内部间隔件中的一个包括中间介电部分和覆盖中间介电部分的表面的屏蔽介电部分。屏蔽介电部分的介电常...

本申请的实施例公开了集成电路、集成电路器件的制造方法和建模系统。制造IC的方法包括：接收IC布局图，该IC布局图包括沿第一方向与第一导体体积相邻的第一半导体体积、沿第一方向从第一导体体积到第二半导体体积延伸的第二导体体积、以及包括第一半...