提供了半导体器件及其形成方法。示例性方法包括：在衬底上方形成鳍，鳍的第一部分包括与多个第一牺牲层交错的多个第一沟道层，并且鳍的第二部分包括与多个第二牺牲层交错的多个第二沟道层；形成延伸穿过鳍的沟槽；以不同的蚀刻速率使多个第一牺牲层和多个...

提供半导体结构。半导体结构包括逻辑装置、连接至逻辑装置的第一接点、在逻辑装置上且连接至逻辑装置的第一电源轨以及在该逻辑装置上的第二电源轨。具有包括铟、镓、锌与氧的通道区的晶体管在第二电源轨上且连接至第二电源轨。

本发明提供一种制造共同封装光学器件的方法包括将至少一个再分布中介层衬底接合到封装衬底上，将封装组件和内存组件接合到再分布中介层衬底的上表面；以及将光子芯片接合到再分布中介层衬底的上表面。

提供一种方法，包括提供具有用于n型场效晶体管(nFETs)的N型区和用于p型场效晶体管(pFETs)的P型区的基板；在N型区和P型区形成栅极介电层以包绕垂直堆叠的通道；将栅极介电层于N型区的第一部分进行偶极处理，而栅极介电层于P型区的第...

本揭露的各个实施例涉及一种半导体装置，所述半导体装置包括装置基板，装置基板具有与背侧表面相对的前侧表面。上电介质层设置在背侧表面上方。基板通孔(TSV)从上电介质层延伸穿过装置基板。虚设通孔从TSV横向偏移。虚设通孔的顶表面和TSV的顶...

本揭示文件提供一种记忆体电路、电压提供电路及其操作方法。记忆体电路包含记忆体阵列及电压提供电路。记忆体阵列包含多个记忆体单元。电压提供电路用以为多个记忆体单元中的一或多者提供操作电压，该操作电压自第一电压域移位至第二电压域。电压提供电路...

本揭示内容的实施方式关于一种具有较低的多个源极/漏极区的半导体装置，以减少通道电阻(channel resistance,Rch)以及源极/漏极接触电阻负载。半导体装置包括半导体基板、半导体通道、磊晶源极/漏极区及埋入磊晶层。半导体通道...

本技术的各种实施例涉及一种画素矩阵，所述画素矩阵包括：包括第一侧及与第一侧相对的第二侧的衬底；位于衬底中的多个光侦测器，多个光侦测器围绕多个光侦测器之间的中轴对称设置，其中中轴垂直于第一侧及第二侧；位于多个光侦测器之间的中轴处且位于衬底...

一种记忆体装置及其操作方法。记忆体装置包含记忆体阵列、多个感测放大器、多个追踪电路及追踪电路启动器。记忆体阵列包含储存数据的多个位元单元、各自连接至对应行中的多个位元单元的多个字线及各自连接至对应列中的多个位元单元的多个位元线对。多个感...

本发明实施例提供一种封装件及其制造方法。该封装件包括半导体管芯、绝缘层包封体以及重布线结构。重布线路结构包括介电层和嵌入介电层中的堆叠的通孔结构。堆叠的通孔结构包括第一通孔插塞、包括多个第一掺质的第一扩散层、第二通孔插塞和包括多个第二掺...

一种具有权重更新电路的记忆体内计算的装置及方法。装置包括用于储存多个权重集合的记忆体阵列及用于读取多个权重集合的读取电路。第一权重缓冲器用于储存多个权重集合中的第一权重集合，写入驱动器电路用于在单个写入时脉周期期间将第一权重集合写入至第...

提供了半导体器件及其形成方法。半导体器件可以包括第一介电层、位于第一介电层中的第一源极/漏极区域、位于第一源极/漏极区域的侧壁上的第一纳米结构、位于第一纳米结构周围的第一栅极结构、电连接至第一源极/漏极区域的第一导电接触件以及位于第一导...

本申请的实施例涉及集成电路及其形成方法。集成电路包括：包括时钟电路的第一组晶体管的第一单元区和沿第一边界与第一单元区相邻的第二单元区。第二单元区包括从衬底的前侧延伸到背侧的馈穿通孔，并且被配置为将前侧和背侧上的元件电耦接在一起。馈穿通孔...

本申请的实施例公开了具有时钟信号发生器的器件和对输入信号进行采样的方法。该器件包括第一时钟信号发生器、第二时钟信号发生器，输入信号产生电路和输入信号采样电路。第一时钟信号发生器产生第一时钟信号。第二时钟信号发生器产生相对于第一时钟信号延...

本发明提供一种掩膜、制造掩膜的方法以及制造半导体装置的方法。掩膜包括反射多层叠层、在反射多层叠层之上的盖层、在盖层之上的吸收层，以及以下的至少一者：在反射多层叠层与盖层之间的缓冲层，和在盖层与吸收层之间的保护层。制造掩膜的方法包括形成反...

本申请的实施例涉及存储器电路及其操作方法。存储器电路包括存储器阵列，该存储器阵列包括第一存储器单元和第二存储器单元，每个第一存储器单元被配置为储存数据位，每个第二存储器单元的子集被配置为储存修复位，修复位指示相应的第一存储器单元的位置和...

通过以下方式在互补FET(CFET)器件中形成源极/漏极(S/D)接触插塞：形成S/D开口，该S/D开口延伸穿过上部S/D区、穿过介于上部S/D区和下部S/D区之间的介电插塞、并且至下部S/D区中，然后利用导电材料填充S/D开口。介电插...

一种半导体装置及记忆体装置，半导体装置包括：基板，且基板具有形成于基板上的逻辑装置；多个金属布线层，设置于基板上方，且金属布线层通过金属布线连接至逻辑装置；以及多个多次可编程非挥发性记忆体单元，形成于金属布线层之间，且多次可编程非挥发性...

本申请的实施例公开了布线互连结构的迹线的方法、处理器件及计算机可读介质。布线互连结构的迹线的实施例方法包括：导出互连结构的第一区域中的第一多个布线节点的第一容量信息，并基于第一容量信息生成连接第一多个布线节点的第一多个预测迹线。布线互连...

一种用于电路探针测试系统的探针卡。探针卡包括基板部分和探针头，探针头包括导引板和导电迹线，导引板位于基板部分下方并具有穿过导引板的多个开口，导电迹线位于导引板上并在一对开口之间延伸。多个探针引脚延伸穿过导引板中的开口，其中一对探针引脚通...