本发明提供一种去除停止层的方法，首先，提供一半导体基板，并于半导体基板上依序形成一停止层及一具有接触窗的介电层；接着，以氢气与氟碳气体的混合气体蚀刻停止层；最后，以溶剂清洗接触窗的底部。可有效减少对半导体基板的介电常数的影响，进而降低溶...

本发明公开了一种半导体基底上的接合垫结构，设置于一有电路的半导体基底上，包括：至少一第一介电层、数个金属栅层、数个第一插塞、一第二介电层、数个第二插塞以及一保护层。第一介电层形成于基底上，具有数个平行排列的长条形开口的金属栅层分别镶嵌于...

本发明公开了一种半导体基底上的金属垫（ｐａｄ）的结构，适用于一半导体基底上，包括：一第一图案介电层以及一第一金属垫单元。其中，第一图案介电层形成于半导体基底上，且第一金属垫单元设置于第一图案介电层内，用以电性连接半导体基底上的组件。再者...

一种分离栅极式快速存储器的制造方法和结构，该结构中包括一基板，具有一源极区及一漏极区；一浮置栅极结构；一控制栅极；一第三绝缘层；一控制栅极侧壁层；一第二氧化层；以及一接触侧壁层；该制造方法则主要包含步骤：提供一半导体基板，其上并形成有一...

本发明涉及一种具掺杂的铜内联结构的制造方法，用于省去在铜内联结构制造过程中额外形成的铜保护层或蚀刻终止层（ｅｔｃｈｓｔｏｐｌａｙｅｒ）及扩散屏蔽层（ｄｉｆｆｕｓｉｏｎｂａｒｒｉｅｒｌａｙｅｒ）。首先将掺杂有镁、银、钛、锆、锡、锌...

本发明涉及一种具有高载子迁移率芯片的制造方法，首先在绝缘层覆硅芯片的第一硅层上磊晶第一硅锗层，此时第一硅锗层的晶格为伸张态，之后使伸张态的第一硅锗层转变成松弛态，继续于松弛态的第一硅锗层上磊晶第二硅锗层，此时第二硅锗层的晶格为松弛态，最...

本发明涉及一种具有五氧化二钽（Ｔａ＃－［２］Ｏ＃－［５］）介电层的电容器制造方法，适用于动态随机存取内存（ｄｙｎａｍｉｃ　ｒａｎｄｏｍ　ａｃｃｅｓｓ　ｍｅｍｏｒｙ，ＤＲＡＭ）中，其在形成有储存电极的基板上沉积Ｔａ＃－［２］Ｏ＃－［５］介...

本发明公开了一种二极管以及相关的静电放电防护电路，该二极管包含有一第一导电性型的第一半导体层以及一第二导电型的ＭＯＳ晶体管，该第一半导体层作为该二极管之一第一电极，该ＭＯＳ晶体管，包含有一环型闸、一第二导电型的第一源／汲掺杂区以及一第二...

本发明提供一种利用超薄的应变矽层作为通道层的金氧半导体场效晶体管，且可结合ＳＯＩ技术可将超薄的应变矽层制作于绝缘层上。金氧半导体场效晶体管包括有：矽基材；绝缘层，形成于矽基材的表面上；矽层，形成于绝缘层表面上，且具有伸张应变的晶格特性，...

本发明提供一种可避免产生漏电流的ＭＯＳ管结构及具有该结构的ＣＭＯＳ影像管，其针对ＭＯＳ管结构做改善，使得ＭＯＳ管的源极不易受到栅极制作方法的影响而产生接合处漏电（ＪｕｎｃｔｉｏｎＬｅａｋａｇｅ）。所述的结构主要特征在于将源极埋于场氧化...

一种动态随机存取存储器的电容器的制造方法，在绝缘层中形成电容储存窗口后，涂布一层填满电容储存窗口的光阻层，并将相邻电容储存窗口之间的光阻层曝光后移除，形成暴露出其下方的绝缘层表面的图案化光阻层；移除绝缘层后，移除此图案化光阻层；并在绝缘...

本发明提供一种垂直型半导体可变电阻装置，包括一基底、一绝缘层、一第一及第二掺杂区。其中，基底具有一沟槽。绝缘层则填满基底的沟槽。第一及第二掺杂区分别位于该沟槽的两侧。第一掺杂区具有一控制电位，第二掺杂区与基底间的一电阻受控制电位的影响而...

本发明提供一种快闪记忆体的制造方法，包括以下步骤。提供一基底。在该基底上依序沉积一第一导电层及一第一绝缘层。蚀刻该第一绝缘层而在该第一绝缘层中形成一凹槽。沉积一第二导电层并回蚀，且蚀刻该凹槽下方的该第一导电层，使该凹格下方的该基底表面露...

一种多层式电介质抗反射层，适用于一基质与一光阻层之间，是在该基质上依序形成第一电介质抗反射层，接着在该第一电介质抗反射层上进行特别的电浆处理，如Ｎ＃－［２］Ｏ电浆强化，形成第一电浆强化抗反射层。其中第一电介质抗反射层与第一电浆强化反射层...

本发明揭示一种增加耦合率（ｃｏｕｐｌｉｎｇｒａｔｉｏ）的快闪存储器（ｆｌａｓｈｍｅｍｏｒｙ）制造方法。首先，在一半导体基底上定义出凸出于半导体基底表面的两个隔离结构。接着，实施离子布植，以在隔离结构两侧的半导体基底形成掺杂区。接着，在...

一种多重金属层内连线结构，设置于一具有电路的半导体基底上，该结构包括：一介电层，沉积于该半导体基底之上；第一金属线层与第二金属线层，分别镶嵌于介电层中，其中第一金属线层以一距离ｄ，大体平行于第二金属线层；多个第一插塞，设置于介电层中，与...

一种在铜镶嵌制程中制作ＭＩＭ电容器的方法；首先，形成第一介电层于半导体底材上，且定义第一开口于第一介电层上中；接着，定义第一铜镶嵌结构于第一开口中，以作为电容器下层电极使用；然后，形成电容介电层于第一介电层与第一铜镶嵌结构的上表面，并且...

本发明揭露一种使用双轨电源供应的互补式金氧半晶体管（ＣＭＯＳ）组成的基本标准元件布局，至少包含：复数个ＣＭＯＳ晶体管，其中一半个数的ＣＭＯＳ晶体管位于接参考电位的第一金属导线上方，其余一半个数的ＣＭＯＳ晶体管位于第一金属导线下方；上半部...

本发明揭露一种集成电路的金属焊垫，其位于金属焊垫窗口上，所述金属焊垫窗口是利用微影与蚀刻技术在一保护层上所形成；本发明的重点在于，铜制程在搭配低介电材料时在打线的过程会发生焊不黏的情况，而焊不黏的原因起源于低介电材料散热不易，所以发生于...

本发明公开了一种用以抑制电感Ｑ值下降的电感式结构，至少包含：护层形成于一绝缘层之上，该绝缘层包含介层窗形成于其中。螺旋主体，位于护层之上且回填于介层窗中，覆盖层覆盖于螺旋主体之上，其中上述的介层窗口面积大于５微米乘以５微米，用以降低介层...