方法包括：在第一器件区域中和第一相邻多层堆叠件之间形成第一源极/漏极凹槽；以及在第二器件区域中和第二相邻多层堆叠件之间形成第二源极/漏极凹槽。第一源极/漏极凹槽和第二源极/漏极凹槽在共同工艺中形成。方法还包括：在第二源极/漏极凹槽中和第...

本技术提供一种电子元件，其包括第一互连、第二互连和绝缘层。第一互连的下部由一气隙与第二互连的下部横向地间隔。绝缘层横向地位于第一互连的上部与第二互连的上部之间。在电子元件的结构中，经由气隙的配置位置和/或方式，可使电子元件具有更好的性能...

一种记忆体电路及其操作方法，记忆体电路可包含以下中的至少一者：第一记忆体分区、第一局部输入/输出(I/O)电路、第二记忆体分区、第二局部I/O电路、全域I/O电路、第一局部闩锁电路及第二局部闩锁电路。第一记忆体分区可包括第一记忆体阵列。...

本揭露是关于一种记忆体装置与记忆体单元。本文中所描述的实施例为关于内容可定址记忆体(content addressable memory，CAM)。一示例CAM装置包含安置于前段层上方的后段层。多个CAM单元设置于装置中，其中每一CAM...

一种半导体装置，包括具有前侧及后侧的基板、位在基板的前侧上的第一P‑I‑N二极管、位在基板的后侧下的第一终端、多个前侧导电层，以及多个后侧导电层。多个前侧导电层位在第一P‑I‑N二极管上并且电连接第一P‑I‑N二极管。多个后侧导电层位在...

一种半导体装置及其制造方法，方法包括在半导体基板上沉积多层堆叠，其中半导体基板的顶表面平行于(110)晶面；蚀刻多层堆叠及半导体基板以形成鳍片；在鳍片中邻近虚设栅极形成第一凹槽，其中鳍片中的第一凹槽的底表面与(110)晶面共面；及在第一...

本技术实施例涉及一种半导体装置，其包含具有第一前侧及与第一前侧相对的第一背侧的第一衬底。半导体装置包含第一前侧上方的第一源极/漏极S/D构件。半导体装置包含第一S/D构件之间的第一阻障栅极及第一柱塞栅极，其中第一柱塞栅极界定第一量子位区...

一种半导体装置包含基板、多层金属化层、接触衬垫开口、接触衬垫、氧化物层及刻划线衬垫开口。基板具有前侧表面、后侧表面、及接触衬垫区。多层金属化层位于基板的前侧表面之下，且包括互连结构及层间介电层。接触衬垫开口在接触衬垫区中，自后侧表面之上...

本发明的实施例提供一种半导体装置及其形成方法。在一些实施例中，半导体装置包括在第一半导体衬底上的第一互连结构，其中第一互连结构包括第一导电金属材料和环状结构。环状结构可延伸至第一导电金属材料上方或围绕第一导电金属材料。在一些实施例中，半...

本技术提供一种半导体封装及其制造方法。此半导体封装包括：第一装置管芯和堆叠在第一装置管芯之上的第二装置管芯；多个功能凸块，配置于第一装置管芯与第二装置管芯之间，且电性连接至第一装置管芯与第二装置管芯；以及第一密封环，包括沿着第一装置管芯...

一种半导体结构包括第一半导体片、第二半导体片、第一高介电常数介电层、第二高介电常数介电层、第一金属栅极、多个第一磊晶结构以及多个第二磊晶结构。第二半导体片位于第一半导体片上方。第一高介电常数介电层环绕第一半导体片，其中第一高介电常数介电...

一种半导体装置包括基板。半导体层在该基板上彼此堆叠在一起。栅极结构围绕每一半导体层。磊晶层位于该基板上方且与最底部的半导体层的相对端接触。源极/漏极磊晶结构分别位于磊晶层上且与这些磊晶层接触。介电结构分别垂直地设置在这些磊晶层与相应源极...

方法包括提供结构，结构包括衬底和从衬底突出的鳍形结构，在衬底上方形成隔离结构和其上的保护层，并且隔离结构和保护层与鳍形结构的侧壁相邻，在鳍形结构的源极/漏极区域上生长源极/漏极部件，在源极/漏极部件上方沉积接触蚀刻停止层(CESL)，在...

提出了用于在CFET SRAM器件中进行电源分配的单元设计，使用中间带单元将器件的背面连接到其正面。一种器件包括设置在衬底上的单元阵列。该单元阵列包括第一阵列部分和第二阵列部分，在器件的俯视图中沿第一方向分离。该器件还包括设置在沿第一方...

本技术提供一种半导体组件包括记忆体单元结构，而记忆体单元结构包括晶体管结构与储存结构。晶体管结构的栅极在大致垂直于半导体组件的衬底表面的方向上延伸，这使得栅极长度能够在内存单元结构的水平或侧向尺寸最小化或不增加的情况下增加。信道层可以是...

本技术实施例的光电装置包括波导、第一电极以及第二电极。第一电极和第二电极位于波导的第一侧和第二侧处，其中第一电极接触波导的第一侧并延伸超出波导的第一侧，以及第二电极接触波导的第二侧并延伸超出波导的第二侧。

本发明提供一种用于侦测剥离的装置及方法。所述方法包括：将第一电压施加到第一测试键，第一测试键上覆于中介层且下覆于集成电路管芯的第一互连结构的第一部分中，第一部分与集成电路管芯的多个凸块所定义的开口重迭；在施加第一电压期间，测量第一测试键...

根据本发明的半导体结构包括：第一隔离结构；第一底部晶体管；第二底部晶体管，沿着方向设置在第一隔离结构与第一底部晶体管之间；第一顶部晶体管，设置在第一隔离结构上方；第二隔离结构，位于第一底部晶体管上方；和第二顶部晶体管，位于第二底部晶体管...

提供了半导体器件及其形成方法。示例性方法包括：在衬底上方形成半导体层堆叠件，该半导体层堆叠件具有位于下部沟道层上方的上部沟道层，实施蚀刻工艺以使下部沟道层横向地凹进，而基本不蚀刻上部沟道层，形成耦合至凹进的下部沟道层的第一源极/漏极部件...

本公开提供了用于在堆叠的多栅极器件结构中集成高κ介电材料以改进热导率的方法。根据本公开的方法包括：形成第一多栅极器件结构，在衬底上方沉积高κ介电层，在第一多栅极器件结构上方接合高κ介电层，在接合高κ介电层之后，去除衬底，图案化高κ介电层...